搜索资源列表
TMS320C54x DSP 的cpu和外围设备
- 针对在FPGA中实现FIR滤波器的关键--乘法运算的高效实现进行了研究，给了了将乘法化为查表的DA算法，并采用这一算法设计了FIR滤波器。通过FPGA仿零点验证，证明了这一方法是可行和高效的，其实现的滤波器的性能优于用DSP和传统方法实现FIR滤波器。最后介绍整数的CSD表示和还处于研究阶段的根据FPGA实现的要求改进的最优表示。-view of the FPGA FIR filters achieve the key -- the multiplication Efficient Implem
System09
- BurchED B5-X300 Spartan2e using XC2S300e device Top level file for 6809 compatible system on a chip Designed with Xilinx XC2S300e Spartan 2+ FPGA. Implemented With BurchED B5-X300 FPGA board, B5-SRAM module, B5-CF module and B5-FPGA-CPU-IO
cpu-leon3-altera-ep1c20
- 一个使用VHDL设计的具有强大功能的32位CPU，这个文件包含了在Altera公司的ep1c20 FPGA的位码文件和配置文件，可以直接下载使用！
cpu-leon3-xilinx-ml505
- 一个使用VHDL设计的具有强大功能的32位CPU，这个文件包含了在Xilinx公司的ml505 FPGA上的位码文件和配置文件，可以直接下载使用！
cpu
- 融会贯通计算机组成原理课程的内容，通过知识的综合运用，加深对计算机系统各个模块的工作原理及相互联系的认识； 学习运用Xilinx公司的Foundation技术进行FPGA设计和调试的基本步骤和方法，熟悉EDA的设计、模拟调试工具的使用，体会FPGA技术相对于传统开发技术的优点； 培养科学研究的独立工作能力，取得工程设计与组装调试的实践经验。
基于FPGA的简易CPU程序
- 基于FPGA的简易CPU程序，可完成连乘或连加等程序
FPGA_ASIC-基于同步原则的FPGA-CPU设计.rar
- FPGA_ASIC-基于同步原则的FPGA-CPU设计.rar
FPGA设计CPU.rar
- FPGA设计CPU.rar
cpu
- 关于FPGA的CPU的设计，可以看一下，大家讨论学习一下啊-The CPU on the FPGA design, you can see, we discussed learning about ah
cpu
- 用VHDL语言设计简单的CPU，重点设计微操作代码，然后设计CPU各组成模块，最后根据设计的微操作设计微指令，验证设计的正确性。可基本实现加、减、乘、除、移位、循环等操作。-VHDL language is designed to be simple to use the CPU, the focus of the design of micro-operation code, and then design the components of CPU module designed the f
CPU-Altera-FPGA
- 用CPU配置Altera公司的FPGA，简单明了，通俗易懂。-EASY TO USE
soc-gr0040-010309
- xsoc vhdl verilog risc cpu soc implementation in very liitle cpld or fpga
lariviere2008uclinux
- xsoc vhdl verilog risc cpu soc implementation in very liitle cpld or fpga
CPU_Architecture
- Our processor is a RISC processor that can be used for many general applications, but it is specially designed for the purpose of high speed network related tasks. External hardware accelerator is used for network packet processing. The common netw
FPGA-cpu
- 基于FPGA的简易处理器设计2010/05/04-A simple FPGA-based processor design 2010/05/04
Convolution_filter-fpga
- Implementation of a 2D Convolution Filter on FPGA. Performance evaluation between CPU, GBU and FPGA
base-on-FPGA-cpu-
- 基于FPGA的嵌入式CPU的制作，包含了代码和测试程序，以及在UBUTNU环境下的调试工具-FPGA-based embedded CPU card, contains code and testing procedures, as well as in UBUTNU environment of debugging tools
32位CPU IVERILOG源码
- 介绍在FPGA中如何实现32位CPU涉及到额 IVERILOG源码(Describes how to implement 32 bit CPU in FPGA, involving the amount of IVERILOG source code)
自己动手写CPU
- ? Code文件夹 提供了本书每一章涉及的OpenMIPS源代码、测试程序。 ? Tools文件夹 提供了GNU工具链的安装文件，以及一个小工具Bin2Mem.exe，该工具用来将二进制数文件转化为可以用于ModelSim仿真的格式。 ? Doc文件夹 提供了本书使用的一些IP核的说明手册，包括UART控制器、SDRAM控制器、GPIO模块等。还提供了FPGA开发平台DE2的说明手册。(Code folder Provides the OpenMIPS source code and
FPGA_ASIC-DSP和FPGA共用FLASH进行配置的方法
- 通过ASIC、DSP、CPU对FPGA进行配置(Through the ASIC, DSP and CPU on the FPGA configuration)