CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 资源下载 搜索资源 - FREQUENCY SYNTHESIZER

搜索资源列表

  1. 数字频率合成器的FPGA实现

    0下载:
  2. 在EDA中,基于数字频率合成器的FPGA实现-in EDA, based Digital Frequency Synthesizer FPGA
  3. 所属分类:DSP编程

    • 发布日期:2008-10-13
    • 文件大小:28706
    • 提供者:胡路听
  1. dds_fpga

    0下载:
  2. DDS在现在运用月来越广泛,在相对带宽、频率转换时间、相位连续性、正交输出、高分辨力以及集成化等方面都远远超过了传统频率合成技术所能达到的水平,为系统提供了优于模拟信号源的性能。利用DDS技术可以很方便地实现多种信号。在FPGA上实现的DDS-DDS now to the use of more extensive relative bandwidth, frequency conversion time, phase continuity, quadrature output, high-re
  3. 所属分类:VHDL编程

    • 发布日期:2008-10-13
    • 文件大小:180081
    • 提供者:孙洪亮
  1. DDScom

    1下载:
  2. 直接式数字锁相环频率合成器.用ELANIX公司SYSTEMVIEW运行.-direct digital PLL frequency synthesizer. SYSTEMVIEW ELANIX companies with operations.
  3. 所属分类:邮电通讯系统

    • 发布日期:2008-10-13
    • 文件大小:1714
    • 提供者:a
  1. ADAPTC

    0下载:
  2. 术是继直接频率合成和间接频率合成之后,随着数字集成电路和微电子技术的发展而迅速发展起来的第三代频率合成技术。DDS技术具有相对带宽宽、频-operation is the direct and indirect frequency synthesizer frequency synthesis, With digital integrated circuits and microelectronic technology development and the rapid development
  3. 所属分类:中间件编程

    • 发布日期:2008-10-13
    • 文件大小:1055
    • 提供者:aabbcc
  1. adaptIDFIR

    0下载:
  2. 术是继直接频率合成和间接频率合成之后,随着数字集成电路和微电子技术的发展而迅速发展起来的第三代频率合成技术。DDS技术具有相对带宽宽、频-operation is the direct and indirect frequency synthesizer frequency synthesis, With digital integrated circuits and microelectronic technology development and the rapid development
  3. 所属分类:中间件编程

    • 发布日期:2008-10-13
    • 文件大小:1438
    • 提供者:aabbcc
  1. wide_interval_hop_sequence

    1下载:
  2. kuanjiange_seq.m 基于对偶频带法和m序列,产生一个宽间隔跳频序列。 kuanjiange_seqencezu.m 基于对偶频带法和m序列,产生一个宽间隔跳频序列族。 注:其中的m序列是利用三个非相邻级控制频率合成器构造 L_G模型。-kuanjiange_seq.m based on dual band m sequence, have a wide interval frequency hopping sequence. Kuanjiange_seqence
  3. 所属分类:matlab例程

    • 发布日期:2008-10-13
    • 文件大小:6244
    • 提供者:余好斌
  1. cpldtodds

    0下载:
  2. dds信号发生器程序设计,框图,基于CPLD控制的DDS数字频率合成器设计-dds signal generator program design, block diagram, the CPLD based on DDS Digital Frequency Synthesizer Design
  3. 所属分类:软件工程

    • 发布日期:2008-10-13
    • 文件大小:89331
    • 提供者:yaoming
  1. daimahekuangtu

    3下载:
  2. ,用MATLAB实现快跳频通信系统的仿真。主要应用了SIMULINK和COMMUNICATION BLOCKETS两个模块。整个设计包括了信源产生部分、发送部分、跳频调制部分、信道部分、接收部分和结果分析部分共六个模块,核心技术是伪随机序列的产生和频率合成器的设计,而关键技术是收发两端的伪随机码元的同步。伪随机码的产生用S-函数编程来开发自己的SIMULINK模块。同步的实现是收发两端采用相同的扩频脉冲触发。而且在设计中每个模块都采用了模块封装技术,从而简化了框图结构-Using MATLAB
  3. 所属分类:Other systems

    • 发布日期:2017-03-28
    • 文件大小:68151
    • 提供者:笑笑生
  1. dds

    0下载:
  2. 使用VHDL硬件描述语言实现了直接频率合成器的制作,并在Altera公司的CycloneII上得到实现,验证了代码的正确性。用户操作可以参照程序中的说明,请使用QuartusII6.0以上版本打开,低版本打开时会有错误提示-Using VHDL hardware descr iption language to achieve a direct frequency synthesizer production, and Altera s CycloneII be realized, to ver
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-27
    • 文件大小:105783
    • 提供者:xx
  1. DDS_digsinz

    0下载:
  2. 这是一个在MTALAB 中采用的SIMULIN设计的多功能数字频率合成器的源代码-This is a MTALAB used in SIMULIN designed multifunction digital frequency synthesizer of the source code
  3. 所属分类:SCM

    • 发布日期:2017-03-29
    • 文件大小:114488
    • 提供者:夺取
  1. Aidio

    0下载:
  2. 摘要:应用CXA1019S芯片完成接收机混频、中放、解调等的设计,并用芯片BU2614以PLL 频率合成的方法产生稳定的本振和控制输入调谐回路的谐振频率,从而实现电调谐。单片机采用 MCS-51系列对频率合成器BU2614进行控制,加上键盘、显示和存储器电路,可实现多种程控搜 索、电台存储等功能。-Abstract: The complete receiver chip CXA1019S mixer, amplifier, demodulator, such as design, a
  3. 所属分类:Document

    • 发布日期:2017-03-31
    • 文件大小:173108
    • 提供者:谢运军
  1. FrequencySynthesisbyPhaseLock

    0下载:
  2. 书籍频综和锁相环的Matlab源代码,对频综和锁相环的设计很有帮助;-Books PLL Frequency Synthesizer and the Matlab source code for PLL Frequency Synthesizer Design and helpful
  3. 所属分类:matlab

    • 发布日期:2017-04-17
    • 文件大小:500188
    • 提供者:wujianfeng
  1. accumulate222

    1下载:
  2. 相位累加器,即DDS频率合成器的MATALB实现,采用M文件编写的S函数-Phase accumulator, that is, the DDS frequency synthesizer MATALB realized, the use of M' s S function documentation
  3. 所属分类:matlab

    • 发布日期:2017-04-04
    • 文件大小:586
    • 提供者:曹刚
  1. dds_easy

    1下载:
  2. 直接频率合成DDS模块的ise工程,可以直接下载,在Spartan3/Spartan3E上验证通过。该DDS模块可以产生双通道的不同频率的正弦波,也可以产生同频的任意相位差的相移波形。本模块累加器位数为32位,可以产生12位相位精度12位量化精度的正弦波。该设计例化一个Block Ram,为节省储存空间仅需要储存1/4周期的数据。根据需要,可以重新修改数据,改变波形。-DDS direct frequency synthesizer module ,ise project, can be dir
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-30
    • 文件大小:470776
    • 提供者:郭先生
  1. FPGA-DDC

    0下载:
  2. 基于FPGA的直接数字频率合成器的设计和实现。-FPGA-Based Direct Digital Frequency Synthesizer Design and Implementation.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-29
    • 文件大小:100441
    • 提供者:孙新荣
  1. ddfsdemo

    0下载:
  2. 直接数字频率合成器(Direct Digital Frequency Synthesizer:DDFS)的VHDL程序,开发环境是QuartusII,系统时钟为50MHz,由PLL产生DDFS的工作时钟166.67MHz,地址位宽为24位,频率字为20,相位字为10,RAM用于存储查找表,其地址位宽为10,数据位宽为8。-Direct Digital Frequency Synthesizer ( DDFS) of the VHDL program, the development enviro
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-31
    • 文件大小:647642
    • 提供者:力文
  1. ddfs

    0下载:
  2. 直接数字频率合成器,整个工程文件都在,仿真也有,直接就能用。-Direct digital frequency synthesizer, the entire project file are in the simulation is also directly be able to use.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-03
    • 文件大小:477938
    • 提供者:
  1. Challenges-in-the-design-of-frequency-synthesizer

    0下载:
  2. this document discribes the Challenges in the design of frequency synthesizers for wirele-this document discribes the Challenges in the design of frequency synthesizers for wireless
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-22
    • 文件大小:707791
    • 提供者:Read/WDX
  1. DDS-frequency-synthesizer

    0下载:
  2. 本文主要讨论了Verilog语言的基于DDS的波形发生器的设计。从设计要求入手,本文给出了DDS的详细设计过程,包括各个模块的设计思想,电路图,Verilog语言程序代码。其大致思想为通过频率控制字和相位控制字去控制正弦函数的ROM存储表的地址并对应着得到其幅度值,最终达到输出需要波形的目的。-This paper mainly discusses the design of the Verilog language, the DDS-based waveform generator. Star
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-02
    • 文件大小:813898
    • 提供者:任健铭
  1. VHDL Code for The Flying-Adder Synthesizer

    0下载:
  2. VHDL Code for The Flying-Adder Synthesizer, The Flying-Adder is an all-digital structure frequency synthesizer. Some pictures enclosed can help you understand the structure and the code. Reverence: Nanometer Frequency Synthesis Beyond the Phase-locke
  3. 所属分类:VHDL编程

« 12 3 4 5 6 7 8 9 10 ... 13 »
搜珍网 www.dssz.com