CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 资源下载 搜索资源 - SOPC CPU

搜索资源列表

  1. NIOSIIStepbySteprawuartprogram

    0下载:
  2. 这是一个关于NIOS2嵌入式CPU,尜加UART的技术文档,对天SOPC BUILDER认识的人一看就明白啦.-on NIOS2 embedded CPU, UART chung increase the technical documentation, BUILDER days SOPC right people who know at first understood.
  3. 所属分类:软件工程

    • 发布日期:2008-10-13
    • 文件大小:173250
    • 提供者:dddd
  1. demo9_CPU32

    0下载:
  2. 基于fpga和sopc的用VHDL语言编写的EDA的32位Nios CPU嵌入式系统软硬件设计
  3. 所属分类:嵌入式/单片机编程

    • 发布日期:2008-10-13
    • 文件大小:927142
    • 提供者:多幅撒
  1. vgac_sst160aN

    0下载:
  2. 基于fpga和sopc的用VHDL语言编写的EDA的32位Nios CPU嵌入式系统及其DMA设计俄罗斯方块游戏机
  3. 所属分类:嵌入式/单片机编程

    • 发布日期:2008-10-13
    • 文件大小:2194210
    • 提供者:多幅撒
  1. CUPofNiosII

    0下载:
  2. 本手册详细介绍了关于NIOS ii软核CPU各个模块及其功能,对SOPC开发有很大的参考价值。
  3. 所属分类:单片机(51,AVR,MSP430等)

    • 发布日期:2008-10-13
    • 文件大小:1495743
    • 提供者:祝闯
  1. sopc_cpu

    0下载:
  2. 此例程是基于FPGA的SOPC工程实例,是对CPU操作运用的一个很不错的程序,内有modelsim仿真激励,都是测试过的好程序-This routine is FPGA-based SOPC engineering practice, the use of CPU operation is a very good program, there modelsim simulation stimulus, good procedures are tested
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-09
    • 文件大小:1564825
    • 提供者:liujian
  1. nios_II_lab

    0下载:
  2. 采用nios2的嵌入式数字钟的设计与实现,首先使用quartus2中的sopc builder设计CPU内核,然后在nios2中庸C语言来实现数字钟的功能-The use of embedded digital clock nios2 the design and realization of the first to use quartus2 in sopc builder design CPU core, and then nios2 Zhongyong C language to real
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-28
    • 文件大小:66515
    • 提供者:齐磊
  1. niostest

    0下载:
  2. SOPC Builder创建的CPU,能够满足简单的VHDL软件仿真-SOPC Builder to create the CPU, to meet the simple VHDL software simulation
  3. 所属分类:书籍源码

    • 发布日期:2017-11-09
    • 文件大小:4346880
    • 提供者:roger
  1. modelsim

    0下载:
  2. SOPC Builder创建的CPU,能够满足简单的VHDL软件仿真-SOPC Builder to create the CPU, to meet the simple VHDL software simulation
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-25
    • 文件大小:91385
    • 提供者:roger
  1. LCD

    0下载:
  2. Quartus, Sopc Builder搭建的CPU,通过NIOS控制LCD。工程文件。-Quartus, Sopc Builder to build the CPU, through the NIOS control LCD. Engineering documents.
  3. 所属分类:Other Embeded program

    • 发布日期:2017-05-12
    • 文件大小:851212
    • 提供者:小杨
  1. clock_0

    0下载:
  2. nios cpu test code this code was generated by altera tool automatically. You can obtain this code from the SOPC builder
  3. 所属分类:Other systems

    • 发布日期:2017-04-02
    • 文件大小:3322
    • 提供者:dusung
  1. LCD-Drive-and-control-based-on-NIOSII

    0下载:
  2. 本文介绍了一种基于NIOS II软核处理器实现对LCD-LQ057Q3DC02控制的新方法。在设计中利用FPGA的Altera的SOPC Builder定制NIOS II软核处理器及其与显示功能相关的“软” 硬件模块来协同实现显示控制的软硬件设计。利用SOPC技术,将NIOS II CPU和LCD控制器放在同一片FPGA中,解决了通常情况下必须使用LCD 控制专用芯片才能解决LCD显示的问题。-This article describes an approach based on NIOS II
  3. 所属分类:Project Design

    • 发布日期:2017-03-23
    • 文件大小:67807
    • 提供者:shiquan
  1. cpu

    0下载:
  2. sopc 中的cpu软核,可以配置成soc,成为片上可编程系统-sopc in soft-core cpu, can be configured into a soc, as a programmable system chip
  3. 所属分类:Windows Kernel

    • 发布日期:2017-04-08
    • 文件大小:200228
    • 提供者:wang
  1. LED

    0下载:
  2. 本设计运用了基于 Nios II 嵌入式处理器的 SOPC 技术。系统以 ALTERA 公司的 Cyclone II 系列 FPGA 为数字平台,将微处理器、Avalon 总线、LED 点阵扫描控制器、存储器和人机接口控制器等硬件设备集中在一片 FPGA 上,利用片内硬件来实现 LED 点阵的带地址扫描,降低系统总功耗和简化 CPU 编程的同时,提高了系统的精确度、稳定性和抗干扰性能。-This design used the Nios II embedded processor based o
  3. 所属分类:SCM

    • 发布日期:2017-03-25
    • 文件大小:968520
    • 提供者:叶子
  1. example1

    0下载:
  2. 采用nios2的嵌入式数字钟的设计与实现,首先使用quartus2中的sopc builder设计CPU内核,然后在nios2中庸C语言来实现数字钟的功能--Embedded digital clock with nios2 the design and implementation, the first to use quartus2 the sopc builder design CPU core, and then nios2 Mean C language function digita
  3. 所属分类:software engineering

    • 发布日期:2017-05-20
    • 文件大小:5659529
    • 提供者:helinyang
  1. Exp5_UART

    0下载:
  2. 用VHDL在SOPC试验箱中实现异步串行通讯转换,用VHDL硬件描述语言实现处理器CPU
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-30
    • 文件大小:12728320
    • 提供者:jiajinying
  1. Exp6_SPI_AD_DA

    0下载:
  2. 用VHDL在SOPC试验箱中实现DA_AD转换,用VHDL硬件描述语言实现处理器CPU-With VHDL SOPC test box in DA_AD realization, with VHDL language processor CPU hardware descr iption
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-30
    • 文件大小:12840930
    • 提供者:jiajinying
  1. Exp3_Timer

    0下载:
  2. 用VHDL在SOPC试验箱中实现定时器,用VHDL硬件描述语言实现处理器CPU-Use VHDL to implement the timer in SOPC chamber, with the VHDL hardware descr iption language processor CPU
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-30
    • 文件大小:13106362
    • 提供者:jiajinying
  1. SOPC

    0下载:
  2. SOC(System On a Chip)称为片上系统,它是指将一个完整产品的功能集成在一个芯片上或芯片组上。SOC中可以包括微处理器CPU、数字信号处理器DSP、存储器(ROM、RAM、Flash等)、总线和总线控制器、外围设备接口等,还可以包括数模混合电路(放大器、比较器、A/D和D/A转换器、锁相环等),甚至延拓到传感器、微机电和微光电单元。 -SOC (System On a Chip) is called on-chip system, which refers to a comple
  3. 所属分类:Other Embeded program

    • 发布日期:2017-05-19
    • 文件大小:5406054
    • 提供者:林崇坤
  1. ARM-SOC-

    0下载:
  2. 本文主要介绍了ARM.DSP.SOPC三类单片系统的性能特点和应用范围,以此来比较三者的联系与区别,ARM是一种嵌入式芯片,比单片机功能强,可以针对需要增加外设。类似于通用CPU,但是不包括桌面计算机。ARM其实就是一个知识产权,ARM公司本身不生产芯片,但是向其它公司提供授权。DSP主要用来计算,计算功能很强悍。SOPC就是可编程芯片系统。-a study of ARM.DSP.SOPC a study of ARM.DSP.SOPC a study of ARM.DSP.SOPC
  3. 所属分类:software engineering

    • 发布日期:2017-03-31
    • 文件大小:10590
    • 提供者:zhangkaiwei
  1. cpu

    0下载:
  2. VHDL编写的CPU源码,可嵌入SOPC系统开发-Prepared by the VHDL the CPU source, embeddable SOPC system development
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-11-16
    • 文件大小:315385
    • 提供者:wrk
« 12 »
搜珍网 www.dssz.com