CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 资源下载 搜索资源 - VHDL engine

搜索资源列表

  1. This VHDL code pertains to the DCO model

    0下载:
  2. code.doc C.1 DCO LEVEL 2 This VHDL code pertains to the DCO model descr iption in Section 6.5.5. The entity declaration of the level 2 DCO is between lines 18 and 39. The VHDL generics or elaboration-phase parameter constants are declared between
  3. 所属分类:VHDL编程

    • 发布日期:2012-09-11
    • 文件大小:67584
    • 提供者:a1234567
  1. Moteur_test

    0下载:
  2. Engine for a test memory CY7C1062AV-Engine for a test memory CY7C1062AV33
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-12
    • 文件大小:1504
    • 提供者:guigui
  1. tb_Moteur_test

    0下载:
  2. Test Bench for an engine code VHDL for CY7C1062AV-Test Bench for an engine code VHDL for CY7C1062AV33
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-12
    • 文件大小:817
    • 提供者:guigui
  1. 1DCT_VHDL

    0下载:
  2. VHDL Behavioral Model for 1D DCT operation Algorithm : Calculates the 1D DCT coefficients. DCT Points range from 8 to 32. There is double buffering at the input, to allow continuous usage of DCT engine.-VHDL Behavioral Model for 1D DCT operation
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-16
    • 文件大小:10778
    • 提供者:NULL
  1. Rocket

    0下载:
  2. 很好的高速口的设计资料,很好的高速口的设计资料 很好的高速口的设计资料-In design of large-scale access convergence router(hereafter referred to ACR) forwarding engine, the Xilinx Virtex-4 FPGA!s RocketI/O r multi-gigabit transceiver is used to satisfy the need of high speed and st
  3. 所属分类:matlab

    • 发布日期:2017-03-27
    • 文件大小:272244
    • 提供者:guoguo
  1. can_latest[1].tar

    0下载:
  2. CAN,全称“Controller Area Network”,即控制器局域网,是国际上应用最广泛的现场总线之一。最初,CAN被设计作为汽车环境中的微控制器通讯,在车载各电子控制装置ECU之间交换信息,形成汽车电子控制网络。比如:发动机管理系统、变速箱控制器、仪表装备、电子主干系统中,均嵌入CAN控制装置。 -CAN, full name of the " Controller Area Network" , the Controller Area Network, is int
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-10
    • 文件大小:1149787
    • 提供者:zhaohaiting
  1. pidviaVhdl

    0下载:
  2. VHDL实现PID发动机转速控制,内置程序说明,一目了然-VHDL realize PID control engine speed, built-in program instructions at a glance
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-14
    • 文件大小:3425
    • 提供者:焱斐然
搜珍网 www.dssz.com