搜索资源列表
不用IP核设计乘法器
- VerilogHDL语言实现 不用IP核设计乘法器。(VerilogHDL language, do not use IP core design multiplier.)
FPGA读写SDRAM的实例
- FPGA对SDRAM进行读写测试程序，亲测有效无误。(FPGA reads and writes test programs for SDRAM.)
VerilogHDL的135个经典设计实例
- Verilog HDL编程设计学习程序例子，含详细说明(Verilog HDL programming design learning examples, including detailed descr iption)
VerilogHDL扫盲文
- verilog扫盲文，帮助初学者大概了解verilog的最基本概况(Verilog scan Braille, to help beginners understand about the most basic situation of Verilog)
aes
- AES FPGA verilogHDL实现(AES hardware implementation)
VerilogHDL硬件描述语言
- Verilog语言入门教程，详细讲述了Verilog语法和应用(Verilog language introductory course, detailing the Verilog syntax and Application)
eetop.cn_Verilog HDL入门（第三版）【夏宇闻】
- veriloghdl数字设计与综合夏宇闻翻译(dgfsdghfhsgdfhgfddfghdfh)
VerilogHDL那些事儿_建模篇（for DB4CE6）
- FPGA那些事的电子书籍，有需要的，可以自行下载(FPGA electronic books that are needed, can be downloaded on their own)
他和它的故事 VerilogHDL之系列笔记
- 他和它的故事之一些对verilog实验的思考和笔记。(Some thoughts and notes on the Verilog experiment.)
8-8DCT变换verilogHDL代码
- DCT变换实现图像压缩及嵌入水印等,内含测试文件及DCT算法讲解(Image compression and embedding watermark by DCT transform)
CNN
- THU微纳电子系ic设计课程大作业，使用verilog实现CNN加速器，含一层卷积和池化，仿真通过。(a CNN accelerator written in VerilogHDL, including one conv layer and one pooling layer, simulation passed)
译码器5-18
- 用veriloghdl设计的5-18译码器，可用于流水灯的设计