搜索资源列表
my_dcm
- 在xilinx的ISE环境中配置一个DCM组件,可进行查看程序运行的时间。通过串口与终端设备相连
FPGA_RS232
- 为增加系统稳定性,减小电路板面积,提出一种基于FPGA的异步串行口IP核设计。该设计使用VHDL硬件描述语言时接收和发送模块在Xilinx ISE环境下设计与仿真。最后在FPGA上嵌入UART IP核实现电路的异步串行通信功能。该IP核具有模块化、兼容性和可配置性,可根据需要实现功能的升级、扩充和裁减。-In order to increase system stability, reduce board space, presents a FPGA-based asynchronous ser
gj-2s
- 基于赛灵思EXCD-1的FPGA开发板,使用ISE10.1开发环境,使用VHDL语言编写,功能为计算输入方波的频率。输入方波,输出方波的频率,用数码管显示,每2s更新一次。管脚配置见工程。-Based on the FPGA Xilinx EXCD-1 development board, using ISE10.1 development environment, using the VHDL language, functions for calculating the frequency
clock
- XPS做时钟的配置过程基于EXCD-1开发板,其实是基于xilinx的ISE来开发的,但是开发环境没有这个就这能选VHDL,另外是verilog的,呵呵。希望大家能够真正用上,挺好的“基于ISE的时钟”-XPS to do the configuration process is based on the clock EXCD-1 development board, in fact, is based on the xilinx the ISE to develop, but not the
sssss
- 掌握FPGA可编程门阵列的基本方法 2).掌握Xilinx ISE 9.0的基本使用方法以及在ise的环境下导入51核及其配置方法 3).学会将keil编译成功个hex文件变为coe文件,导入例化的rom 4).学习设计核的关键与方法 -Programmable Gate Array FPGA to master the basic method 2). Xilinx ISE 9.0 to grasp the basic use and the environment in t
Xilinx-ise-9.x-fpga-cpld
- 《Xilinx ISE 9.X FPGA/CPLD设计指南》以FPGA/CPLD设计流程为主线,详细阐述了ISE集成开发环境的使用,并提供了多个示例进行说明。书中在介绍FPGA/CPLD概念和设计流程的基础上,依次论述了工程管理与设计输入、仿真、综合、约束、实现与布局布线、配置调试等在ISE集成环境中的实现方法和技巧。《Xilinx ISE 9.X FPGA/CPLD设计指南》结合作者多年工作经验,立足于工程实践,选用大量典型实例,并配有一定数量的练习题。随书配套光盘收录了所有实例的完整工程目录
Xilinx+FPGA开发环境配置
- Xilinx+FPGA开发环境配置,适合新手