搜索资源列表
计算器
- 用verilog语言实现了一个计算器alu，实现加减乘除的简单计算。(Using Verilog language to achieve a simple calculator ALU, computing add, subtract, multiply and divide.)
ALU
- quartus ii 13.0 based,74181 vhdl code implementation
Assignment_2_ver.3
- Small ALU with adder and multiplier, reworked
DCD project
- vhdl code for 4 bit alu
8051_latest.tar
- something about a kind of processor that simulates the 8051 project that someone havs been working on it.
ALU ALU
- Codigo para un sumador en verilog
5802214
- alu算术逻辑运算单元 主要代码 运行环境为QU6 0()
RISC
- 对ALU中的数据进行操作（实现ADD，SUB,AND,NOT等功能）(Operation of data in ALU (ADD, SUB, AND, NOT and other functions).)
8Bit_ALU
- logisim设计 实现 加 减 与 或 异或 或非(Logisim design implements add and subtract and or exclusive or no)
LAB
- SAM VHDL编码，包括数据选择器，加法器，简易逻辑电路，有限状态机等(FSM SAM ALU and many other different parts)
补码加减法运算器
- 掌握算术逻辑运算单元（ALU）的工作原理。 熟悉简单运算器的数据传送通路。 掌握8位补码加/减法运算器的设计方法。 掌握运算器电路的仿真测试方法。