搜索资源列表
MAC
- 本文首先讨论了以太网介质访问控制MAC的功能和工作过程。接着介绍了以太网MAC芯片的一种设计方案，对MAC的功能进行了逻辑划分。据此可以用Verilog HDL或VHDL来加以描述，并进一步用FPCA或ASIC来加以实现，也可做成以太网MAC核.
8255
- Verilog语言描述的Intel8255 IP Core，本人已经在某项目中经过了物理验证的，可直接用于FPGA综合或ASIC综合。
SDRAM_Device_Operations
- 该文档是作为sdram操作协议，可以作为FPGA或Asic编写代码时使用。
ASIX-WIN
- 国家ASIC工程中心使用的嵌入式操作系统
ClockTree
- The Clock Tree Optimization,主要介绍ASIC后端设计中的时序偏差以及时钟树综合，是ＩＣ设计人士必不可少的知识
Design_and_simulation_of_inout_ports_in_ASIC_desig
- 在ASIC设计中常常会用到双向IO口来节省系统的硬件资源。但很少有书籍对INOUT口的程序设计和仿真进行介绍，同时，一些书籍介绍的方法在实际中无法使用，本文通过一个图象传感器的事例来详细说明INOUT口的设计方法，并提出一些与实际情况相符的仿真方法
route_word
- 基于路由器的网络技术+毕业论文:本论文首先介绍了路由器的基本概念和分类方法。在此基础上，重点对Ipv6技术、提高路由器吞吐量的技术、可编程ASIC技术、VPN技术、QoS技术、MPLS技术、多播技术、网管技术等八种与路由器相关的新技术进行了全面的分析，对这些技术的发展作了高度的概括和总结。
MAXII_application_handbook(chinese)
- MAX II CPLD具有灵活的可编程接口，合并了分立的FLASH存储器件，能快速和容易地配置FPGA，DSP，ASIC等。本中文手册将让用户对CPLD有一个宏观的认识。
viterbi
- 维特比译码器的asic设计的相关论文
asic_design
- 华为,大规模逻辑设计指导书,规格详细，包括：VHDL编写规范，Verilog编写规范，asic设计方法，同步电路设计规则，vhdl电路设计，代码可重用设计，
9_MVL7_TYPES
- 本例所使用的包的源描述超过了演示版限制的300行, 如果您需要对其进行编译与模拟,请与北京理工大学 ASIC研究所联系,获取Talent系统的完全版本. 联系方法: 电话:010-68912434 信函:北京理工大学ASIC研究所 刘明业 教授收 邮编:100081
14_MVL7_functions
- 本例的源描述超过了演示版限制的300行, 如果您需要对其进行编译与模拟,请与北京理工大学 ASIC研究所联系,获取Talent系统的完全版本. 联系方法: 电话:010-68912434 信函:北京理工大学ASIC研究所 刘明业 教授收 邮编:100081
15_MUX41
- 本例的源描述超过了演示版限制的300行, 如果您需要对其进行编译与模拟,请与北京理工大学 ASIC研究所联系,获取Talent系统的完全版本. 联系方法: 电话:010-68912434 信函:北京理工大学ASIC研究所 刘明业 教授收 邮编:100081
16_MUX
- 本例的源描述超过了演示版限制的300行, 如果您需要对其进行编译与模拟,请与北京理工大学 ASIC研究所联系,获取Talent系统的完全版本. 联系方法: 电话:010-68912434 信函:北京理工大学ASIC研究所 刘明业 教授收 邮编:100081
18_LIB
- 本例的源描述超过了演示版限制的300行, 如果您需要对其进行编译与模拟,请与北京理工大学 ASIC研究所联系,获取Talent系统的完全版本. 联系方法: 电话:010-68912434 信函:北京理工大学ASIC研究所 刘明业 教授收 邮编:100081
22_deadlock
- 本例的源描述超过了演示版限制的300行, 如果您需要对其进行编译与模拟,请与北京理工大学 ASIC研究所联系,获取Talent系统的完全版本. 联系方法: 电话:010-68912434
23_test_120
- 本例的源描述超过了演示版限制的300行, 如果您需要对其进行编译与模拟,请与北京理工大学 ASIC研究所联系,获取Talent系统的完全版本. 联系方法: 电话:010-68912434 信函:北京理工大学ASIC研究所 刘明业 教授收 邮编:100081
24_test_195
- 本例的源描述超过了演示版限制的300行, 如果您需要对其进行编译与模拟,请与北京理工大学 ASIC研究所联系,获取Talent系统的完全版本. 联系方法:
25_test_1
- 第78例到第89例是一个芯片完整描述的各个部分,但是 它们的源描述所使用的包的源描述超过了演示版限制的300行, 目前不能进行编译与模拟, 如果您需要对其进行编译与模拟,请与北京理工大学 ASIC研究所联系,获取Talent系统的完全版本.
86_STACK
- 第78例到第89例是一个芯片完整描述的各个部分,但是 它们的源描述所使用的包的源描述超过了演示版限制的300行, 目前不能进行编译与模拟, 如果您需要对其进行编译与模拟,请与北京理工大学 ASIC研究所联系,获取Talent系统的完全版本.