CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 资源下载 搜索资源 - edge detection verilog

搜索资源列表

  1. Edge-detection

    1下载:
  2. 多个边缘检测sobel算子的verilog程序模块。-Multiple edge detection sobel operator verilog program modules
  3. 所属分类:Special Effects

    • 发布日期:2016-04-21
    • 文件大小:4096
    • 提供者:
  1. verilog2

    1下载:
  2. 用verilog语言编写的按键消抖程序。通过下降沿检测法可以判断出是否按键。压缩包内也包含此按键消抖程序的modelsim仿真文件。-Verilog language with key debounce process. By falling edge detection method can determine whether the key. This compressed package also contains procedures for key debounce modelsim
  3. 所属分类:VHDL编程

    • 发布日期:2013-11-09
    • 文件大小:183287
    • 提供者:广子
  1. edge_detection

    0下载:
  2. edge detection algorithm in verilog HDL, along with test bench file. compiled in modelsim6.1
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2016-07-13
    • 文件大小:35219
    • 提供者:yahyajan
  1. sobel

    0下载:
  2. verilog sobel FPGA edge detection-Adopted verilog language realizes sobel edge detection in image processing algorithm
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2016-04-21
    • 文件大小:10240
    • 提供者:wkd
  1. motor_PWM

    0下载:
  2. 刚写的verilog 程序,控制直流电机正反转,具有严格的按键消抖函数,采用脉冲边沿检测法,防止误触发!-Just write verilog program to control the DC motor reversing, with strict key debounce function, pulse edge detection method, to prevent false triggering! ! ! Beginner EDA, if insufficient, please
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-06
    • 文件大小:302815
    • 提供者:谷向前
  1. edge_tech_design

    0下载:
  2. verilog的边沿检测技术,在fpga信号处理中应用相当的大,这也是一门艺术-the the verilog edge detection technology, in fpga signal processing is quite large, and this is an art
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-07
    • 文件大小:37753
    • 提供者:磨国钰
  1. edg_test_design

    0下载:
  2. 边沿检测电路的程序,对于学习FPGA的语言非常重要,采用verilog语言编写。-Edge detection circuit program is very important for language learning FPGA using Verilog language.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-11-23
    • 文件大小:307934
    • 提供者:zhaorongjian
  1. edge-test

    0下载:
  2. Verilog HDL边沿检测主要有上升沿和下降沿检测-Verilog HDL edge detection are rising and falling edge detection
  3. 所属分类:Other systems

    • 发布日期:2017-11-15
    • 文件大小:296255
    • 提供者:阿呆
  1. sobel-with-verilog-language

    0下载:
  2. 用verilog实现sobel边缘检测算法-sobel edge detection with verilog language
  3. 所属分类:Other systems

    • 发布日期:2017-04-26
    • 文件大小:8127
    • 提供者:施楠
  1. Posedge-Detection-Circuit

    0下载:
  2. Verilog脉冲边沿检查,此代码包含完整的工程,利用quartus软件可以直接运行仿真。-Verilog edge of pulse examination, this code contains the complete engineering, quartus software can be used to directly run the simulation.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-14
    • 文件大小:3116705
    • 提供者:张林
  1. MDL_SLX

    0下载:
  2. sobel edge detection using verilog code
  3. 所属分类:Compiler program

    • 发布日期:2017-05-01
    • 文件大小:18096
    • 提供者:ANDREW DENI X G
  1. edge_detector_logic

    0下载:
  2. verilog code for edge detection logic
  3. 所属分类:VHDL-FPGA-Verilog

  1. edge-detection1

    0下载:
  2. 基于FPGA开发环境,根据Sobel model算法,关于边缘检测的verilog代码。-the code of edge detection based on verilog.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-12-15
    • 文件大小:1024
    • 提供者:Oscar
  1. sw_debounce

    0下载:
  2. 脉冲边沿检测法的按键消抖程序,使用Verilog编写(Key edge dithering program with pulse edge detection method)
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2017-12-15
    • 文件大小:4425728
    • 提供者:水白三千
  1. Verilog的边沿检测技术_设计源代码

    0下载:
  2. 波形数据上升下降沿的检测程序,已经经过仿真验证(The detection program of the rising descending edge of the waveform data has been verified by simulation)
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2018-04-23
    • 文件大小:36864
    • 提供者:gxgone
  1. VIP_RAW2RGB2Gray_Medium_Sobel_Erosion_Dilation

    0下载:
  2. 通过纯HDL逻辑实现,对ov7725摄像头进行图像采集,存储,处理,包括中值滤波,边缘检测等经典图像算法实现(Through the realization of pure HDL logic, image acquisition, storage and processing of ov7725 camera, including median filtering, edge detection and other classic image algorithms.)
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2018-05-03
    • 文件大小:931840
    • 提供者:SakuraForever
  1. sobel

    1下载:
  2. 由Verilog编写在FPGA实现sobel算法应用于图像边缘检测,工程文件可在quartus13.1以上版本打开;工程使用到ram、fifo、pll三种ip核,design文件夹下包含ram、fifo、vga控制以及串口收发和sobel算法模块,sim和doc文件夹下分别包含modelsim的仿真模块和仿真结果;测试时将200*200分辨率的图片用matlab文件夹下的matlab脚本压缩、二值化,再将生成文件中数据用串口发给FPGA,边缘检测结果会通过VGA输出。(Written by Ve
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2020-07-14
    • 文件大小:10222592
    • 提供者:丶大娱乐家
搜珍网 www.dssz.com