CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 资源下载 搜索资源 - edif

搜索资源列表

  1. quartusGuide

    0下载:
  2. 设计输入 ! 多种设计输入方法 – Quartus II • 原理图式图形设计输入 • 文本编辑 – AHDL, VHDL, Verilog • 内存编辑 – Hex, Mif – 第三方工具 • EDIF • HDL • VQM – 或采用一些别的方法去优化和提高输入的灵活性: • 混合设计格式 • 利用LPM和宏功能模块来加速设计输入-design inpu
  3. 所属分类:嵌入式/单片机编程

    • 发布日期:2008-10-13
    • 文件大小:845530
    • 提供者:fgghh
  1. GaussDOG

    0下载:
  2. 利用DK+Handel-C工具实现SIFT算法的前期预处理功能(高斯DOG图像序列生成)的源代码。 DK+Handel-C工具能直接把基于C语言的设计转变为优化的HDL(可以实现:C到VHDL、C到Verilog、C到EDIF等的自动生成),进而通过FPGA实现。从而保证了各种复杂的高难算法在工程应用的实时性,为许多复杂算法具体工程实现提供了重要技术手段。 源代码采用Handel-C语言编程(Handel-C由C/C++演化而来),在DK环境中运行,可以自动实现C到VHDL、C到Veri
  3. 所属分类:图形图像处理(光照,映射..)

    • 发布日期:2008-10-13
    • 文件大小:273722
    • 提供者:杜杰
  1. e2fmt.tar

    0下载:
  2. edif to blif FPGA research application used to convert edif file formats to blif
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-25
    • 文件大小:26918
    • 提供者:ajju.bhai
  1. edif2blif

    1下载:
  2. 对于研究FPGA结构的人来说,这个工具是必不可少的。它把edif格式的网表文件转化为blif的VPR能识别的格式,非常有用。当然,软件还需进行编译。-FPGA structure for research, this tool is indispensable. It edif netlist file format blif into the VPR to identify the format, very useful. Of course, the software still needs
  3. 所属分类:Other systems

    • 发布日期:2017-04-17
    • 文件大小:176825
    • 提供者:wyyshaken
  1. I2C_control

    0下载:
  2. Xilinx提供的I2C控制器代码,Master/Slave全功能- Readme File for I2C Customer Pack Created: 7/8/99 ALS Revised: 11/4/99 ALS ******************************************************************************************************************************
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-02
    • 文件大小:150704
    • 提供者:leon
  1. 5-HandelC

    0下载:
  2. Handel-C语言的学习文档。Handel-C语言由C/C++演化而来,可以自动实现C到VHDL、C到Verilog、C到EDIF等转换。在DK环境中,DK+Handel-C工具能直接把基于C语言的设计转变为优化的HDL(可以实现:C到VHDL、C到Verilog、C到EDIF等的自动生成), 进而通过FPGA实现,从而保证了各种复杂的高难算法在工程应用的实时性。(Handel-C language documentation. Handel-C language by C/C++ Evolv
  3. 所属分类:其他

    • 发布日期:2018-01-10
    • 文件大小:1037312
    • 提供者:艾斯德斯
搜珍网 www.dssz.com