搜索资源列表
labQ2
- Source codes for verilog fifo for spartan 3
HighSpeedFIFOsInSpartan-IIFPGAs
- This application note describes how to build high-speed FIFOs using the Block SelectRAM+ memory in the Spartan™ -II FPGAs. Verilog and VHDL code is available for the design. The design is for a 512x8 FIFO, but each port structure can be chan
based-on-Xilinx-PCIe-Core-DMA
- 1, 支持由板卡发起的DMA操作,既可以将板卡内的数据快速传输到PC,也可以将PC的数据读取到板卡内。DMA的可以通过PCIe的BAR0空间控制。 2, 利用Xilinx LogiCORE Endpoint Block Plus硬核,兼容Virtex 5、Virtex 6、Spartan 6系列。无缝支持PCIe x8、x4、x1速率 。 3, 在板卡的终端是标准的FIFO接口,可以接入各种形式的数据,例如AD采样数据,光纤数据,DA数据。 4, DriverStudio生成的
simple_spi_latest.tar
- - 与摩托罗拉的SPI规格兼容 - 增强摩托罗拉MC68HC11串行外设接口 - 4项深读FIFO - 4项深写入FIFO - 中断后1代,2,3或4个转移字节 - 8位WISHBONE RevB.3经典界面 - 经营的输入时钟频率范围广泛 - 静态同步设计 - 完全可合成 - 130LUTs在Spartan-II,230在ACEX LCELLs的-- Compatible with Motorola s SPI specifications - Enhanced Motorola MC6
fifo_config
- This the fifo made fot Xilinx, spartan 3-This is the fifo made fot Xilinx, spartan 3
ring_fifo
- use Sram with ring fifo Spartan-3