搜索资源列表
firshuzilvboqi
- :介绍了基于FPGA的FIR数字滤波器的设计与实现,该设计利用Matlab工具箱设计窗函数计算FIR滤波器系数,并通过VHDL层次化设计方法,同时FPGA与单片机有机结合,采用C51及VHDL语言模块化的设计思想及进行优化编程,有效实现了键盘可设置参数及LCD显示。结果表明此实现结构能进一步完善数据的快速处理和有效控制,提高了设计的灵活性、可靠性和功能的可扩展性。 -: This paper presents FPGA-based FIR digital filter design and
FIR
- 线性缓冲区FIR滤波器设计，可利用MATLAB产生系数，利用CCS开发环境，调试成功！-FIR filter design for linear buffer can be generated using MATLAB coefficient, the use of CCS development environment, debugging success!
FIR_csd_mul
- 采用CSD编码的常系数乘法器的FIR滤波器的设计。-CSD-coded using constant coefficient multipliers of the FIR filter design.
xapp1161
- 多相滤波系统的设计与实现，有MATLAB仿真程序，有sysgen的系统仿真，还有VHDL代码，其中还有FIR的系数参数-Polyphase filter system, the design and implementation includes a MATLAB simulation program, sysgen system simulation, and VHDL code, including FIR coefficient parameters, and so on
fir filter vhdl code
- FIR filter design using Matlab Coefficient file and RTL design for FIR filter Design
vukghnwz
- FIR 底通和带通滤波器和IIR 底通和带通滤波器，最终的权值矩阵就是滤波器的系数，加入重复控制，基于matlab GUI界面设计,模拟数据分析处理的过程，实现串口的数据采集。- Bottom-pass and band-pass FIR and IIR filter bottom pass and band-pass filter, The final weight matrix is ??the filter coefficient, Join repetitive control, Bas
滤波器实验报告
- 设计一个 1MHz 的 FIR 低通滤波器。 要求： ① 时钟信号频率 16MHz; ② 输入信号位宽 8bits，符号速率 16MHz ③ 要求在 Matlab 软件中进行 FIR 滤波器浮点和定点仿真，并确定 FIR 滤波器抽头系数 ④ 写出测试仿真程序。(Design a 1MHz FIR low pass filter. Requirements: (1) clock signal frequency 16MHz; (2) input signal bit width
哈夫曼编码器设计实验报告
- 要求对一段数据序列进行哈夫曼编码，使得平均码长最短，输出各元素编码和编码后的数据序列。 ①组成序列的元素是[0-9]这10个数字，每个数字其对应的4位二进制数表示。比如5对应0101，9对应1001。 ②输入数据序列的长度为256。 ③先输出每个元素的编码，然后输出数据序列对应的哈夫曼编码序列。(Design a 1MHz FIR low pass filter. Huffman coding is required for a section of data sequence to m