搜索资源列表
07
- 能够对物资的整个流程状态、库存状况了如指掌，并为决策管理提供科学依据，从而提高了管理水平和工作效率，而且可以使工作人员甩掉手工记账方式，从而最大限度地减少了手工操作带来的失误，达到事半功倍的效果。物资管理系统作为企业管理自动化、规范化的一部分，对提高企业管理效率、提高企业经济效益发挥不可替代的作用。-The whole process can be a state of the materials, inventory situation well known, and to provide a
multiply_vhdl
- 用VHDL语言设计一款带进位的5位乘法器。-Design with VHDL into a 5-bit multiplier.
booth_multiply
- 布斯乘法器，采用verilog语言实现 经过modelsim仿真-Booth multiplier using verilog language through modelsim simulation
BOOTH2
- verilog booh multiplier-booth
Verilog_100exaples
- Verilog的100个经典设计实例，包括交通灯的设计代码，智能时钟的设计代码，各种加法器。乘法器的设计代码-100 classic Verilog design examples, including the traffic light design code, intelligent clock design code, a variety of adder. Multiplier code
sopc430_V1.1
- 1.实现了27条核心指令中的26条，没有实现BCD加法指令。 2.指令周期为6~8个机器周期，返回指令ret除外，需要11个机器周期 3.没有实现中断功能，所以类似定时器这类的外设没有添加，目前添加了乘法器外设，P1和P2端口，且P1和P2端口没有中断功能 4.流水线各个模块是异步工作方式，即前一级模块工作完成，下一级才开始工作。 5.留有外设接口，方便用户添加自定义外设 6.在EP4CE155F29C8器件上运行最高频率为100MHz-
booooth
- 32 bit boodth multiplier designed using verilog code
Example8
- 一个基于FPGA的4位流水乘法器的小程序，设置了时钟输入，数据输入，并输出结果。-One of four water-based FPGA multiplier applet, set the clock input, data input and output.
chengzi
- 本matlab程序用乘子法求解多元模型的最小值（给出初始点和精度要求条件）。-The matlab program for solving the minimum multivariate model using multiplier method (given initial point and precision conditions).
mpy
- 在IAR环境上，验证msp430f5529的硬件乘法器，提供msp430f5529的硬件乘法器的程序示例。-On the IAR environment, verify msp430f5529 hardware multiplier, provides program examples msp430f5529 hardware multiplier.
wallace_tree_multiplier
- this implements wallace tree multiplier in verilog
booth_mul
- Booth multiplier used for multiplication of 2 s complement numbers in digital design by using booth multiplier we can reduce the partial products by encoding bits in the multiplier and perform the operation according to the encoded results on multipl
mult-64bit-booth.txt
- 64位booth乘法器，verilog HDL， zip文件，modelsim测试通过-64 booth multiplier, verilog HDL, zip files, modelsim test
FinalDesign
- 实现逻辑门电路的绘制以及运算。并且实现了加法器、减法器、乘法器、比较器等运算-Implementation of logic gate drawing and operation. And implement the adder, subtracter, multiplier, comparator and other operations
CM_WADDR
- Complex multiplier with twiddle factor
mux16
- 基于FPGA的verilog编写的乘法器-FPGA-based multiplier verilog prepared
via-mont
- Wrapper around rep montmul , VIA-specific instruction accessing PadLock Montgomery Multiplier. -Wrapper around rep montmul , VIA-specific instruction accessing PadLock Montgomery Multiplier.
RateDf
- 信息率失真函数的迭代计算 信息率失真函数的迭代计算，迭代精度取为10^(-7) 在信源的输入概率分布Pa和失真矩阵d已知的条件下求出信息率失真函数 函数说明： [Pba,Rmin,Dmax,Smax]=RateDF(Pa,d,S) 为信息率失真函数 变量说明： Pa：信源的输入概率矩阵，d：失真矩阵，S：拉氏乘子 Pba：最佳正向转移概率矩阵， Smax：最大拉氏乘子 Rmin：最小信息率，Dmax：允许的最大失真度-Information on the calculation of the r
multiply_verilog
- 几个常用的乘法器的verilog实现，包括普通乘法器，时序乘法器，行波乘法器-Several commonly used multiplier verilog achieve, including ordinary multiplier, multiplier timing, traveling wave multiplier, etc.
07
- 物资管理是企业管理非常重要的一环，它对企业的发展起着非常举足轻重的作用。由于物资的种类繁多，在各部门进出频繁，使得物资管理变得十分复杂。开发一套完善的物资管理系统不但可以使物资的管理者，能够对物资的整个流程状态、库存状况了如指掌，并为决策管理提供科学依据，从而提高了管理水平和工作效率，而且可以使工作人员甩掉手工记账方式，从而最大限度地减少了手工操作带来的失误，达到事半功倍的效果。物资管理系统作为企业管理自动化、规范化的一部分，对提高企业管理效率、提高企业经济效益发挥不可替代的作用。-Materi