当前位置：
首页 资源下载
搜索资源 - pipelined processor
搜索资源列表
-
0下载：
大型risc处理器设计源代码,这是书中的代码
基于流水线的risc cpu设计-large risc processor design source code, which is based on the code book pipelined design of the risc cpu
-
-
0下载：
龙芯2E处理器用户手册 中国科学院计算技术研究所 意法半导体公司 2006年 9 月
龙芯2E处理器是一款实现64位MIPS III 指令集的通用RISC处理器。龙芯2E的指
令流水线每个时钟周期取四条指令进行译码，并且动态地发射到五个全流水的功能部件
中。虽然指令在保证依赖关系的前提下进行乱序执行，但是指令的提交还是按照程序原
来的顺序，以保证精确中断和访存顺序执行。 -Godson 2E processor user manual CAS Institute of Comp
-
-
0下载：
探讨RISC32处理器设计中三个关键问题包括多媒体指令集扩展设计、流水线微结构优化设计以及使RISC32成为一个真正IP核的其他相关设计问题-explore RISC32 processor design three key issues, including the expansion of multimedia instruction set design, pipelined micro-structural optimization design and make RISC32 beco
-
-
0下载：
ics lab4 (csapp lab4)
Software School, ICS, Autumn 2010
Optimizing the Performance of a Pipelined Processor-ics lab4 (csapp lab4) Software School, ICS, Autumn 2010 Optimizing the Performance of a Pipelined Processor
-
-
0下载：
mips processor
multicycle non-pipelined microprocessor by verilog
-
-
0下载：
用Verilog实现一个简单的单周期CPU，并运行Quicksort程序以验证正确性。-This file is written in Verilog to achieve a single cycle processor. It can run in Quartus2.
-
-
0下载：
Analysis of the MIPS 32-bit, pipelined processor using synthesized VHDL
-
-
0下载：
Verilog codes for pipelined processor,Verilog codes for pipelined processor
-
-
0下载：
在Modelsim中实现类MIPS多周期流水化处理器-In Modelsim achieve class multi-cycle pipelined processor MIPS
-
-
1下载：
一个32位的5 级流水线处理器。在构架这个处理器的结构过程中是按照MIPS指令进行各个流水段的功能划分，并且在处理各种相关的时候参照了手头上的一个GCC_MIPS的C 语言编译器，因此支持MIPS 1指令系统。编译器的支持使这个核心有了实用价值，这个核心可以应用于各种嵌入式系统设计，代替常规的单片机实现片上系统，还可以在一个芯片里加入多个内核并且灵活的总线连接实现多处理器设计。-A 32-bit pipelined processor 5. In the framework of this pr
-
-
0下载：
32-bit pipelined MIPS processor design
-
-
0下载：
pipelined datapath for MIPS Processor full project
-
-
0下载：
mips processor pipelined
-
-
0下载：
用C语言编写的简单处理器仿真器，CPU 仿真器-a simple pipelined processor simulater
-
-
0下载：
简单MIPS流水线指令集的verilog实现。初步实现了branch 的功能。-implement of Pipelined MIPS processor
-
-
0下载：
用verilog编写的简单的类MIPS多周期流水化处理器实现，基本功能包括9条指令和两位动态分支预测，压缩包里的word详细说明了结构中的细节-Written by verilog simple class multi-cycle pipelined MIPS processor, the basic features include 9 instruction and two dynamic branch prediction, compressed bag word specifies th
-
-
0下载：
4点FFT处理器设计，流水线式结构。采用状态机，不停地循环。-4-point FFT processor design, pipelined structure. Using the state machine, keep the cycle.
-
-
0下载：
DESIGN OF A DYNAMICALLY RECONFIGURABLE PIPELINED RISC PROCESSOR
-
-
0下载：
Its an processor with al u and blah blah blah
-
-
1下载：
多周期流水线处理器的verilog实现。(The Verilog implementation of a multi cycle pipelined processor.)
-
