搜索资源列表
Quartus_II_7.0_decoder
- Altera公司的Quartus7.0的lisence 破解程序-Altera's Quartus7.0 the lisence crack procedures
osc
- 数字示波器的FPGA实现 VHDL编写 Quartus7.1测试通过
fftinterface
- 电赛一等奖作品：音频信号分析仪的FPGA源码，VHDL编写，Quartus7.1综合，ModelSim6.2g se仿真，应用了opencores.org上的开源FFT IP核，加入了8051总线接口和ram
coverlater
- 本程序是在Quartus7.2环境下编译的一个简单的(2,1,3)卷积码，能够成功地编译和仿真。
Quartus7.2_crack
- qutartusII7.2的破解工具。之不过是在6.0的基础上，但是可以用。
Altera_Avalon
- quartus7.1的avalon总线的测试。
svpwm_full_nios
- 这是我毕业设计做的一个SVPWM同步永磁交流电机的控制系统，里面除了一个SVPWM的驱动算法之外，还有一个步进电机的控制器，以及基于QUARTUS7.2的NIOS II控制核心，通过PC的串口可以控制同步永磁交流电机和步进电机进行精确的定位。该系统较复杂，运用的知识也比较多，在SVPWM算法，PID算法，步进电机控制方面，NIOS II的串口编程等都有值得参考的地方。最好使用QUARTUS7.2编译，目标芯片是选用EP1C6Q240
crackquartusii7.2sp3.rar
- 用于quartus7.2sp3的破解，里面有详细说明，操作方便,For the crack quartus7.2sp3, which has detailed instructions, easy to operate
CPU
- quartus7.2下以VHDL编程，分为多个模块，在链接原理图中编译。-quartus7.2 next to VHDL programming is divided into multiple modules, compile the schematic in the link.
QII-7.2-crack
- 常用的quartus软件 7.2版本 破解文件 -Commonly used software version 7.2 crack file quartus
Quartus7.2
- 通过VHDL实现4位全加器，8位全加器，和8位通用寄存器的设计-4-bit full adder 8-bit full adder 8-bit register using vhdl
quartusII7.2license(2)
- quartus7.2的license破解，里面有详细说明，简单实用-quartus7.2 to break the license, which has detailed descr iption of simple and practical
Quartus7.2andModelSim
- 结合截图，quartus2与ModelSim的联调的详细操作步凑，使初学者迅速上手-Combination of shots, quartus2 with the ModelSim FBI put together a detailed step-by-step operation, so that beginners get started quickly
DS_FH
- 扩跳频通信在QUARTUS7.0开发环境下的VHDL源程序及总体框图实现-Frequency-hopping communication QUARTUS7.0 expanded development environment in the VHDL source code and the achievement of the overall block diagram
rmfilter
- 低通滤波器在QUARTUS7.0开发环境下的文本与框图结合的实现方法的源代码-Low-pass filter QUARTUS7.0 development environment in the text and diagram combination of methods to achieve source code
FPGA_work
- 实际上使用VerilogHDL语言写的，开发环境为Quartus7.2，很不错的，基于de2的-VerilogHDL the language actually used to write, and development environment for Quartus7.2, very good, based on the de2
work16bit
- 使用CORDIC算法来实现开方运算，结果通过QUARTUS7.2仿真，精度较高-CORIDIC Algorithms uesd for sqrt.The result though the QUARTUS 2 7.2 soft.
pojie
- quartus7.1破解器 哈哈 用起来很方便-ha ha quartus7.1 device used to break up easily
uart
- FPGA中的UART模块，调试通过的哦！！希望对大家有所帮助，呵呵。。。我用的是quartus7.2版本编写的，当然也有些copy网上的-FPGA in the UART modules, debugging through the Oh! ! We want to help, Hehe. . . I use the quartus7.2 version of the written, of course, also some copy online
FFT_128_floating_point
- 基于Altera FPGA 的FFT128浮点运算模块(veriolg HDL+C51) (开发环境：KeilC51+Quartus7.2）-The module of 128 floating-point FFT based on Altera FPGA(veriolg HDL+C51) （Development environment：KeilC51+Quartus7.2）