搜索资源列表
code-demo
- HM6264Driver_DS HM6264 RAM的读写驱动程序 S480_Manual_C S480的手动播放范例 （for SACMV26e.lib） SetIOBit SPCE061A 利用C语言进行软件端口位操作范例 ShowsinTable 简易正弦波发生器方案，同时提供全正数的正弦表 SleepTimerWakeup 定时中断唤醒CPU的范例 UARTDemo 使用UART中断方式进行通讯的范例 UARTDouble UART双机通讯范例，采用中断方
RAM-8
- 此程序为dsp原码程序，经过上机调试完全通过．-procedure for dsp original code procedures, after the last plane entirely through debugging.
ram
- 本原代码中利用VHDL语言编写了RAM、FIFO、ROM等常用的存储和缓冲部件，完全的代码在ALTERA的FPGA上已经通过仿真测试，保证可用.-primitive code using VHDL prepared RAM, FIFO, ROM, and other commonly used storage and buffer components, complete code in the Altera FPGA simulation test has been passed to ens
ram
- RAM， Random-access memory，Verilog code
PID-c-source-code
- 在使用单片机作为控制cpu时，请稍作简化，具体的PID参数必须由具体对象通过实验确定。由于单片机的处理速度和ram资源的限制，一般不采用浮点数运算，而将所有参数全部用整数，运算到最后再除以一个2的N次方数据（相当于移位），作类似定点数运算，可大大提高运算速度，根据控制精度的不同要求，当精度要求很高时，注意保留移位引起的“余数”，做好余数补偿。这个程序只是一般常用pid算法的基本架构，没有包含输入输出处理部分。
CODE.rar
- AHB总线下的slave ram的verilog代码,AHB bus slave ram verilog
ram
- ram的vhdl源代码在colloy实现-ram in the vhdl source code to achieve colloy
ram32b
- VHDL code for 32 byte RAM
RAM
- 用VHDL编写一个字长16位，容量128B的RAM控制实现程序，并进行设计综合和功能模拟 。含源程序，及实验要求。适合初学者学习使用。-VHDL prepared with a 16-bit word length, 128B of the RAM capacity to achieve process control and design of analog integrated and functional. Containing source code, and experimental
ram
- 用FPGA做的RAM，源码，调试通过，有工程-FPGA to do with RAM, source code, debugging through, there are works
RAM
- Code for designing 16 bit RAM
RAM
- Ram with 8 bits implemented in vhdl verilog code
RAM
- ram code in VHDL with its test code
slave-ram-verilog
- ram代码 用verilog写的，有文字说明-verilog code of ram
ram-rom-VerilogHDL
- 利用Verilog编写的各种RAM ROM的代码以及他们的测试模块-Prepared using a variety of RAM ROM Verilog code and their test module
ram
- verilog 编写的ram代码，开发环境为quartus-ram write verilog code development environment for quartus
ram
- hi this is ram code in vhdl
verilog-code
- 都是verilog代码：多路选择器代码，储存器代码，时钟分频器代码，串并转换电路代码，香农扩展运算代码，ram代码。-MUX code and REGISTER code clock divider code string conversion circuit code, Shannon extended op code, the ram code.
ram
- Ram code for computer architecture
AHB RAM
- Verilog写的 AHB总线接口的SRAM代码，带Testbench。(Verilog wrote AHB bus interface SRAM code with Testbench.)