搜索资源列表
sdram_ctrl
- 基于FPGA的SDRAM接口控制器模块设计程序-FPGA-based SDRAM controller module design
verilogsram
- 一个基于verilog的sdram读写控制器，可以将数据写入sdram并读回。-One based on the sdram verilog write controller, data can be written to and read back sdram.
test_ddr2_ip
- ddr2 SDRAM 高性能控制器及测试-DDR2 SDRAM High Performance Controller
sdram_controller
- sdram的控制器代码 sdram的控制器代码 sdram的控制器代码-sdram controller
DE2_115_TV
- 这个设计范例使用 DE2-115 上的 VGA 输出、音频编解码芯片以及 TV 解码芯片（ U6）播放 来自 DVD 播放器输出的视频和音频信号。 图 6-1 给出了设计的原理框图。系统主要由两个 模块组成，它们是 I2C_AV_Config 以及 TV_to_VGA 模块。 TV_to_VGA 模块由 ITU-R 656 解 码器， SDRAM 帧缓冲器， YUV422 转 YUV444， YcrCb 转 RGB 以及 VGA 控制器组成。 从 图中还可以看出，设计使用了 TV
DDR3-User-Guide
- 在DDR3内存控制器一起使用JESD79-3C符合标准SDRAM器件接口。内存类型，如DDR1 SDRAM，DDR2 SDRAM，SDR SDRAM，SBSRAM和异步不支持的回忆。在DDR3内存控制器，SDRAM，可用于程序和数据存储。梯形失真校正设备有一个实例。-Use JESD79-3C standard SDRAM DDR3 memory controller interface devices together. Memory types, such as DDR1 SDRAM, DD
sdram_top
- 使用FPGA实现SDRAM逻辑控制器，适用于各种型号的FPGA-SDRAM control by verilog
REPORT3
- ADI dsp信号处理仿真实验，片内外设及应用 1. 了解DSP外部存储器SDRAM的初始化方法； 2. 掌握DMA控制器的使用方法； 3. 掌握串口的使用方法； 4. 掌握SPI端口的使用方法； 5. 掌握外部标志位(FLAG4-9)的使用方法； 6. 掌握外部中断(/IRQ0~2)的使用方法。 -ADI dsp experiment 3
5_Gray_Mean_Filter
- 均值滤波是典型的线性滤波算法，（Verilog HDL）设计所需的模块有： （1）带PLL的全局时钟管理模块 system_ctrl_pll.v （2）OV7725 COMS Sensor的初始化模块 i2c_timing_ctrl、I2C_OV7725_RGB565_Conofig （3）OV7725 COMS Sensor的视频信号采集模块COMS_Capture_RGB565 （4）SDRAM数据交互控制器Sdram_Control_2Port （5）VGA时序