CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 资源下载 搜索资源 - uart from pc to fpga

搜索资源列表

  1. my_uart_top

    0下载:
  2. 实现的功能如题,就是FPGA里实现从PC接收数据,然后把接收到的数据发回去。使用的是串口UART协议进行收发数据。上位机用的是老得掉牙的串口调试助手-To achieve the functions such as title, that is, to achieve FPGA receives data from the PC, and then receive data back fat. Using a UART serial port protocol to send and recei
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-31
    • 文件大小:2655
    • 提供者:刘虎
  1. sim_uart

    0下载:
  2. uart 收发器 verilog 代码,实现自收发功能 sys clk = 25m, baud 9600 停止位1, 无校验位; 代码实现了串口自收发功能,及把从 PC 收到的内容都发送会 PC, 其他波特率,自行修改代码即可,在 alter 的FPGA 上调试通过; -verilog code uart transceiver to achieve self-transceiver function sys clk = 25m, baud 9600 1 stop bit, no par
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-26
    • 文件大小:2434
    • 提供者:周西东
  1. A-Simplified-VHDL-UART

    0下载:
  2. In embedded systems, the processor that we choose for our design may not come with built-in peripherals. Therefore, designers will have to implement these devices in hardware keeping in mind that they will need to interface to the processor. In this
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-29
    • 文件大小:375158
    • 提供者:mezzich
  1. clk_test

    0下载:
  2. UART串口程序,将FPGA数据传到上位机上-UART program,transmitting data from FPGA to PC
  3. 所属分类:Com Port

    • 发布日期:2017-11-19
    • 文件大小:4968
    • 提供者:
  1. UART_VHDLCodes

    0下载:
  2. 基于VHDL的异步串口收发器,在FPGA上设计Uart接收模块实现从pc接收串口数据; 在FPGA上设计Uart发送模块,把从pc接收的数据的16进制值加1再发送给PC; 设计单片机和FPGA接口模块,把接收到的数据送给单片机,并显示在LCD上 -VHDL-based asynchronous serial transceivers Uart receive module in the FPGA design from pc to receive serial data desig
  3. 所属分类:Com Port

    • 发布日期:2017-11-14
    • 文件大小:427172
    • 提供者:katheqiu
  1. VHDL_uart

    0下载:
  2. 用xilinx的FPGA-spartan3E实现uart,固定波特率9600,偶校验,系统时钟50MHz,能够实现将从串口调试助手发送到FPGA的数据重新发回串口调试助手-using xilinx s FPGA-spartan3E to implement uart with a baudrate of 9600, even parity check. The system frequency is 50MHz.It can turn the data from serial assistant
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-11-10
    • 文件大小:731167
    • 提供者:john
  1. uart

    0下载:
  2. 基于FPGA的一个异步串口收发器(UART)在FPGA上设计Uart发送模块,可以把从pc接收的数据的16进制值加1再发送给PC;设计单片机和FPGA接口模块,可以把接收到的数据送给单片机,并显示在LCD上。-Uart transmission module design on an FPGA FPGA-based asynchronous serial transceiver (UART), can be hexadecimal values ​ ​ from the pc
  3. 所属分类:Com Port

    • 发布日期:2017-05-04
    • 文件大小:1199280
    • 提供者:师楠
  1. M130095EC

    0下载:
  2. vhdl code for uart. data tx from pc to fpga nd vice versa
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-11
    • 文件大小:2288402
    • 提供者:gaurav goyal
  1. IIC读写EEPROM发送到PC串口

    0下载:
  2. 能实现用IIC读EEPROM并且将读取的数据通过串口发送到PC端,以及在PC端通过串口发送数据给FPGA,再利用IIC将数据写入EEPROM(The program can realize that FPGA read the data from EEPROM by IIC and then send it to PC by UART,and that PC send the data to FPGA by UART and then write the data to EEPROM by
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2017-12-19
    • 文件大小:246784
    • 提供者:lml_234
  1. _uart_test2

    0下载:
  2. data transmitted from FPGA to PC using COM PORT version 2
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2018-04-23
    • 文件大小:8192
    • 提供者:anh92
  1. uart

    0下载:
  2. 此上传文件实现的功能就是FPGA里实现从PC接收数据,然后把接收到的数据发回去。 使用的是串口UART协议进行收发数据。(The function of this upload file is to receive data from PC in FPGA and send back the received data.The serial port UART protocol is used to receive and receive data.)
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2018-05-03
    • 文件大小:1649664
    • 提供者:木子桶
搜珍网 www.dssz.com