当前位置：
首页 资源下载
搜索资源 - verilog multiplexer
搜索资源列表
-
0下载：
几种常用乘法器的Verilog、VHDL代码-Several common multiplier Verilog, VHDL code
-
-
1下载：
用FPGA实现一个简易的CPU，采用精简指令集结构，每一条指令有16bit，高三位为指令操作数，后13位为地址，该CPU能实现8种指令操作，分别有HLT（空一个中期）ADD（相加操作）SKZ（为零跳过）AND（相与操作）XOR（异或操作）LDA（读数据）STO（写数据）JMP（无条件跳转指令）。cpu包括8个部件，分别为时钟发生器、指令寄存器、累加器、算术逻辑单元、数据控制器、状态控制器、程序计数器、地址多路器，各个部件之间的相互操作关系由状态控制器来控制，程序指令存放在初始rom中，本例程存放
-
-
0下载：
Verilog code for 4 t0 1 multiplexer
-
-
0下载：
多路选择器（MUX）verilog hdl
多路选择器（MUX）verilog hdl-MUX (MUX) verilog hdl multiplexer (MUX) verilog hdl
-
-
0下载：
the multiplexer program are designed 2:1 and 4:1 in verilog model
-
-
0下载：
数字频率计
采用Verilog语言编写，分为8个模块，分别是计数器，门控，分频，寄存器，多路选择，动态位选择，BCD译码模块-Digital frequency meter using Verilog language, divided into eight modules, namely, the counter, gated, frequency, register, multiplexer, Dynamic Choice, BCD decoding module
-
-
0下载：
此源代码是基于Verilog语言的持续赋值方式定义的 2 选 1 多路选择器 、阻塞赋值方式定义的 2 选 1 多路选择器、非阻塞赋值、阻塞赋值、模为 60 的 BCD码加法计数器 、模为 60 的 BCD码加法计数器、BCD码—七段数码管显示译码器、用 casez 描述的数据选择器、隐含锁存器举例 ，特别是模为 60 的 BCD码加法计数器，这是我目前发现的最优源代码，应用于解码器领域。-This source code is based on the Verilog language def
-
-
0下载：
Verilog Code for 8 to 1 multiplexer for the code to be implemented on Altera DE2 board
-
-
0下载：
five multiplexer, verilog, altera de2 board~
-
-
0下载：
Verilog programs- multiplexer, encoder etc
-
-
0下载：
verilog实例，多路器，除法器，数字跑表的多种实现方法-verilog example, the multiplexer, a divider, a digital stopwatch many implementations
-
-
0下载：
code for multiplexer in verilog
-
-
0下载：
MIPS pipeline datapath Figure 6.30 in Paterson and Hennessy s textbook [4]. The model will be ... Listing 1.1: Verilog code for the multiplexer. A00000AA
-
-
0下载：
Testing Multiplexer on verilog
-
-
0下载：
Verilog Hardware descr iptive language
-
-
0下载：
this is Implementation of 4 to 1 Multiplexer in verilog language for embedded design systems
-
-
0下载：
Verilog code for multiplexer
-
-
0下载：
Multiplexer logic etc
-
-
0下载：
多种基本功能的Verilog代码实现，包括多路选择器，二进制到BCD码转换，二进制到格雷码转换，7段译码器，8位数据锁存器，移位寄存器等等多种功能。(Verilog code implementation of a variety of basic functions, including multiplexer, binary to BCD code conversion, binary to Gray code conversion, 7-segment decoder, 8-bit dat
-
-
1下载：
用Verilog实现数字脉宽调制模块，主要模块有锁相环、计数器、多路选择器(The digital pulse width modulation module is realized by Verilog. The main modules are PLL, counter and multiplexer)
-
