CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 会员管理中心 查看会员资料

查看会员资料

用 户 名:王****

发送消息
  • Email:
    用户隐藏
  • Icq/MSN:
  • 电话号码:
  • Homepage:
  • 会员简介:

最新会员发布资源

  1. ise

    0下载量:
  2. 设计微处理器基本输入输出系统,实现投票系统,通过拨码开关(SW0~SW3)输入,当BTN North (V4)键被按下时收集投票。若投票数大于或等于3票,则点亮板上的LD0,并在超级终端输出“Pass!”。若投票数小于3票,则不点亮LD0,并在超级终端输出“Lose!”-Design microprocessor basic input output system, voting system, input via DIP switch (SW0 to SW3) to collect the b
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-11-11
    • 文件大小:984905
搜珍网 www.dssz.com