CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 会员管理中心 查看会员资料

查看会员资料

用 户 名:wang****

发送消息
  • Email:
    用户隐藏
  • Icq/MSN:
  • 电话号码:
  • Homepage:
  • 会员简介:

最新会员发布资源

  1. sclk_switch

    0下载量:
  2. 在有些电路中需要时钟切换,比如某个电路支持高速模式和低速模式,在高速模式下系统工作在125M时钟,在低速模式下系统工作在3M时钟,在这样的设计中需要动态的将时钟从高频切换到低频,或者从低频切换到高频,切换过程可能会出现毛刺,是非常危险的,该程序能够有效的避免这个问题-Need some clock switching circuit, such as a circuit supports high-speed mode and low-speed mode, the system works i
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-26
    • 文件大小:181356
搜珍网 www.dssz.com