CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 会员管理中心 查看会员资料

查看会员资料

用 户 名:1****

发送消息
  • Email:
    用户隐藏
  • Icq/MSN:
  • 电话号码:
  • Homepage:
  • 会员简介:

最新会员发布资源

  1. cb_convert

    0下载量:
  2. 把串行输入转换为并行输出或并行输入转换为串行输出的过程。能将串行接收到的’1’或’0’字符,每8位按顺序(先接收到的处于低位)排列为一个8位宽的字节输出。为保证数据传输中无误,同时发出一位奇校验位。-The serial input into parallel output to serial or parallel input output process. Capable of serial received a 1 or 0 character, every 8 sequentia
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-04
    • 文件大小:262569
搜珍网 www.dssz.com