CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 会员管理中心 查看会员资料

查看会员资料

用 户 名:1****

发送消息
  • Email:
    用户隐藏
  • Icq/MSN:
  • 电话号码:
  • Homepage:
  • 会员简介:

最新会员发布资源

  1. filter2

    0下载量:
  2. 本实验完成加权均值滤波,其原理如下: 设采集到的数据按节拍输入,依次表示为d0,d1,d2,d3,d4,…,则输出依次为 do= d0*1/4+d1*1/2+d2*1/4 do= d1*1/4+d2*1/2+d3*1/4 … 假设采集到的数据为8位unsigned,输出do只保留整数。-This experiment is completed weighted mean filter, which works as follows: Set data collected
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-26
    • 文件大小:387106
搜珍网 www.dssz.com