CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 会员管理中心 查看会员资料

查看会员资料

用 户 名:be***

发送消息
  • Email:
    用户隐藏
  • Icq/MSN:
  • 电话号码:
  • Homepage:
  • 会员简介:

最新会员发布资源

  1. time

    0下载量:
  2. 利用quatars,vhdl实现有倒计时功能计时器,设计定时器功能有正向计时和倒向计时,可暂停计数,继续计数。当倒向计时计数为0时会报警(时间为1分钟)在报警期间可以认为关闭-Using quataus, VHDL realization which has the function of the countdown counter, timer design features are timing and backward timing, can suspend count, continue
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-04
    • 文件大小:1324992
搜珍网 www.dssz.com