CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 会员管理中心 查看会员资料

查看会员资料

用 户 名:xupe*****

发送消息
  • Email:
    用户隐藏
  • Icq/MSN:
  • 电话号码:
  • Homepage:
  • 会员简介:

最新会员发布资源

  1. PLL

    0下载量:
  2. 在FPGA里加入时钟锁相环,输出多种时钟,最后用modelsim对源代码进行了仿真处理;-Join clock PLL simulation
  3. 所属分类:Other systems

    • 发布日期:2017-05-16
    • 文件大小:3593465
搜珍网 www.dssz.com