查看会员资料
用 户 名:jenny******
发送消息- Email:用户隐藏
- Icq/MSN:
- 电话号码:
- Homepage:
- 会员简介:
最新会员发布资源
mult_8b_for
- 本实验使用Verilog语言 通过FOR循环完成8bit乘法器功能,通过ISE仿真测试,可实现综合-Verilog language used in this experiment through the FOR cycle completed 8bit multiplier function, through the ISE simulation tests can be integrated