CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 资源下载

资源列表

排序选择:

« 1 2 ... .18 .19 .20 .21 .22 61623.24 .25 .26 .27 .28 ... 251752 »
  1. Hagness_1D

    0下载:
  2. 在MATLAB中,进行FDTD仿真一维电磁波的传播。-In MALLAB, FDTD Simulation for Electromagnetic Wave.
  3. 所属分类:matlab

    • 发布日期:2017-04-13
    • 文件大小:1772
    • 提供者:ljx690529
  1. Sem

    0下载:
  2. VxWorks的信号量实验代码,建立了一个多任务工程,实现了任务的互斥和同步.-The experimental VxWorks semaphore code, the establishment of a multi-task projects, the realization of a mutually exclusive and synchronization tasks.
  3. 所属分类:VxWorks

    • 发布日期:2017-04-25
    • 文件大小:16889
    • 提供者:向阳
  1. Shifter

    0下载:
  2. 这是一个用vHDL语言实现的移位器,可以实现移位功能-This is the design of an shifter using vhdl
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-23
    • 文件大小:184721
    • 提供者:maxpayne
  1. topqualitycpp

    0下载:
  2. 软件质量是被大多数程序员挂在嘴上而不是放在心上的东西! 除了完全外行和真正的编程高手外,初读本书,你最先的感受将是惊慌: “哇!我 以前捏造的 C++/C 程序怎么会有那么多的毛病?” 别难过,作者只不过比你早几年、多几次惊慌而已。 请花一两个小时认真阅读这本百页经书,你将会获益匪浅,这是前面 N-1 个读者的 建议。-Software Quality is linked to the majority of programmers in mind in the
  3. 所属分类:Windows Develop

    • 发布日期:2017-04-29
    • 文件大小:266134
    • 提供者:x51003
  1. Multiplexer

    0下载:
  2. 这是一个用vhdl硬件描述语言实现的乘法器而不是多路选择器-this is an implimentation of an multiplier rather than multiplexer.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-06
    • 文件大小:145890
    • 提供者:maxpayne
  1. Project_SE2

    0下载:
  2. its our assignment to build interface for a booking system at UMS spisk school
  3. 所属分类:Database system

    • 发布日期:2017-04-01
    • 文件大小:21077
    • 提供者:winji
  1. Hamming_Code

    0下载:
  2. 一个vhdl实现的hamming码编码器-an hamming coder using vhdl
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-26
    • 文件大小:85128
    • 提供者:maxpayne
  1. RBF_robot

    0下载:
  2. 基于RBF网络的机器人手臂运动关节的仿真实例。利用RBF网络实现机器人手臂运动关节的仿真实例建模。-RBF network based on the movement of the robot arm joint simulation. RBF network using the robot arm joint movement simulation modeling.
  3. 所属分类:AI-NN-PR

    • 发布日期:2017-04-14
    • 文件大小:5544
    • 提供者:jandj8
  1. Divider

    0下载:
  2. 一个用vhdl硬件描述语言实现的一个比较简单的除法器-an divider using vhdl
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-07
    • 文件大小:148536
    • 提供者:maxpayne
  1. easywordedit

    0下载:
  2. 简单的c词法分析器,能分析出整数,标志符,保留字等。-easy wordedit
  3. 所属分类:Compiler program

    • 发布日期:2017-04-14
    • 文件大小:3882
    • 提供者:xue
  1. CRC_Code

    0下载:
  2. 实现一个循环冗余码,是老师给的例子,别的同学已经验证-a cycle ruduandency code
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-24
    • 文件大小:103987
    • 提供者:maxpayne
  1. Adder

    0下载:
  2. 实现十六位加法器,是书籍上配套的应该可用-This is an 16 bit adder using vhdl
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-26
    • 文件大小:105091
    • 提供者:maxpayne
« 1 2 ... .18 .19 .20 .21 .22 61623.24 .25 .26 .27 .28 ... 251752 »
搜珍网 www.dssz.com