CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 资源下载 源码下载 嵌入式/单片机编程 搜索资源 - verilog uart fpga

搜索资源列表

  1. UART

    0下载:
  2. 语言:verilog语言 功能:通过串口控制模块,实现FPGA与串口 通信。 仿真环境:modelsim 综合环境:quartus -Language: verilog language function: through the serial port control module, FPGA and serial communication. Simulation Environment: modelsim integrated environment: quartu
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-01
    • 文件大小:62.7kb
    • 提供者:huangjiaju
  1. UART

    3下载:
  2. 使用Quartus ii软件,编程语言为Verilog语言,实现UART通信协议,FPGA的时钟信号为50MHz-Using the Quartus ii software, programming languages Verilog, UART communication protocol implementation, FPGA 50MHz clock signal
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2015-06-17
    • 文件大小:1.37mb
    • 提供者:冰色火焰
  1. UART

    0下载:
  2. 串口通讯 verilog CPLD EPM1270 源代码-Serial Communication verilog CPLDEPM1270 source code
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-29
    • 文件大小:55.03kb
    • 提供者:韩思贤
  1. fpga_uartrw

    1下载:
  2. FPGA的uart控制器的verilog源程序,在cyclone II EP2C8Q208上调试运行成功-FPGA s UART controller Verilog source code, in cyclone II EP2C8Q208 debugging run successfully
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-31
    • 文件大小:54.69kb
    • 提供者:蒋斌斌
  1. uart

    0下载:
  2. fpga 串行口 接收和发送程序,采用verilong语言编写-fpga uart ,receive and send include writed by verilog language
  3. 所属分类:Other Embeded program

    • 发布日期:2017-03-31
    • 文件大小:363.38kb
    • 提供者:james
  1. uart1

    0下载:
  2. RS232(UART)串口传输,通过了FPGA验证功能正确-UART RS232 verilog HDL FPGA xilinx
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-30
    • 文件大小:232.49kb
    • 提供者:
  1. UART

    0下载:
  2. Verilog HDL写的实现UART收发程序-Realization of Verilog HDL UART receive written procedures
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-01
    • 文件大小:693.36kb
    • 提供者:xiong
  1. UART

    0下载:
  2. xilinx官网提供的VHDL,UART串行通信模块,肯定好用,官方提供-xilinx official website provides VHDL, UART, FPGA communication module is certainly easy to use, official
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-28
    • 文件大小:10kb
    • 提供者:雪尘
  1. my_uart1_VERILOG_using-PLL

    0下载:
  2. Verilog uart example, RS232的Verilog例子。PC 发送一个字节(byte)到板子(FPGA),板子回发一个(byte+1).例子简洁,有注释。用到PLL,而且有3:2次数据采用-Verilog uart example,Verilog RS232 example,it s easy to understand, PC send 1 Byte RS232 code to FPGA, FPGA return 1 tht code,but Byte+1, Using P
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-31
    • 文件大小:495.46kb
    • 提供者:林端
  1. Uart

    1下载:
  2. fpga verilog语言,写的串口通讯,经测试完全没有问题-fpga verilog uart communication
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-10
    • 文件大小:1.9mb
    • 提供者:孙祥龙
  1. verilog--uart

    0下载:
  2. verilog实现uart功能的FPGA应用,适用于Cyclone 2系列-verilog uart function of FPGA applications in the Cyclone Series
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-30
    • 文件大小:85.84kb
    • 提供者:sunlin
  1. verilog--uart--fpga

    0下载:
  2. 基于verilog的串口通信实验指导和源程序-Verilog based serial communication experiment guide and source code
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-14
    • 文件大小:2.98mb
    • 提供者:宋江
  1. uart

    0下载:
  2. UART 功能模块,Verilog,简单实用(UART function module, Verilog, simple and practical)
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2017-12-27
    • 文件大小:1kb
    • 提供者:pwy122
  1. uart

    0下载:
  2. 基于verilog的fpga串口通信,rx,tx.两根线(Basend on verilog fpga uart tong xin)
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2017-12-13
    • 文件大小:3.82mb
    • 提供者:巴拉望
  1. uart

    0下载:
  2. UART的串口程序,收发功能都已实现,直接可用(UART serial procedures, transceiver functions have been achieved, directly available)
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2017-12-26
    • 文件大小:2kb
    • 提供者:上腾娱乐
  1. verilog uart v1.0

    0下载:
  2. 基于Verilog语言写的UART模块,非常实用,可以参考,希望共同进步(Based on the Verilog language to write the UART module, very practical, you can refer to, hope to make progress together)
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2017-12-27
    • 文件大小:2.72mb
    • 提供者:骑士1234
  1. uart

    0下载:
  2. 用Verilog实现FPGA的uart的串行通信功能,并附有testbench(The serial communication function of FPGA of UART is realized with Verilog, and Testbench is attached)
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2018-01-02
    • 文件大小:301kb
    • 提供者:怪了个乖
  1. uart

    0下载:
  2. FPGA Verilog设计UART通讯程序(UART communication code with Verilog in FPGA)
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2018-01-10
    • 文件大小:115kb
    • 提供者:gq_zhou
  1. uart

    0下载:
  2. UART接口的基于FPGA芯片,用Verilog语言实现,在quartus上操作(UART interface is implemented by FPGA)
  3. 所属分类:VHDL/FPGA/Verilog

  1. VerilogUart_Modelsim

    1下载:
  2. 使用Verilog编写的UART ,用Modelsim仿真工程。(use Verilog Write UART Program, Modelsim simmulate the project)
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2019-01-10
    • 文件大小:46kb
    • 提供者:myBuf
« 12 3 4 5 6 »
搜珍网 www.dssz.com