CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载 嵌入式/单片机编程 VHDL编程

资源列表

« 1 2 ... .14 .15 .16 .17 .18 4319.20 .21 .22 »
  1. ahb

    5下载:
  2. verilog实现AHB总线上的主从控制,在fpga上验证通过(Verilog realizes master slave control on AHB bus and verifies it on FPGA)
  3. 所属分类:VHDL/FPGA/Verilog

  1. MVB通信架构和流程图

    5下载:
  2. MVB架构流程图。MVB开发用,大连海天资料(MVB development, Dalian Haitian data)
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2019-03-02
    • 文件大小:412672
    • 提供者:湖南秋秋
  1. 基于verilog的CAN总线代码

    5下载:
  2. 用Verilog实现CAN总线,经过仿真验证,可以直接用!
  3. 所属分类:VHDL编程

  1. SPI_UVM_VIP

    5下载:
  2. SPI协议的芯片验证VIP,用UVM搭建平台验证代码(Chip verification VIP of SPI protocol, build platform verification code with UVM)
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2020-05-01
    • 文件大小:5477376
    • 提供者:lfzero
  1. polyPhaseFilter

    5下载:
  2. 数字信道化过程中多相滤波器组matlab代码及测试(Digital channelized polyphase filter code and test)
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2020-09-25
    • 文件大小:1024
    • 提供者:Steven谦
  1. verilog32位浮点数乘法器

    6下载:
  2. 采用verilog写的32位浮点数乘法器,组合电路,只需要一个时钟周期就可完成运算
  3. 所属分类:VHDL编程

    • 发布日期:2010-12-15
    • 文件大小:2132
    • 提供者:hustwt
  1. AD.FPGA控制AD7321的模块

    6下载:
  2. FPGA控制AD7321的模块,是本人亲自试验过的。有Verilog源码,和简单文档。,FPGA control module of the AD7321 is personally tested. There Verilog source code, and simple document.
  3. 所属分类:VHDL编程

    • 发布日期:2014-05-18
    • 文件大小:1980579
    • 提供者:柴佳
  1. tpc_vhd.rar

    6下载:
  2. 完整的TPC编译码VHDL程序,直接就可以运行,TPC encoder and decoder
  3. 所属分类:VHDL编程

    • 发布日期:2012-12-13
    • 文件大小:94898
    • 提供者:wanmg
  1. pipelined-mips-cpu

    6下载:
  2. 用verilog语言描述了MIPS的5级流水线。-Language described by verilog MIPS 5-stage pipeline.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2015-11-27
    • 文件大小:171008
    • 提供者:jack chen
  1. ppt

    6下载:
  2. 介绍 AXI 协议的PPT, 和一个 slave(verilog实现) 接口的简单实现,需要的可以看看;-AXI protocol described PPT, and a slave interface is simple to achieve, need to look at
  3. 所属分类:VHDL编程

    • 发布日期:2012-12-25
    • 文件大小:638207
    • 提供者:周西东
  1. NEW

    6下载:
  2. Verilog投币式手机充电仪 清华大学数字电子技术基础课程EDA大作业。刚上电数码管全灭,按开始键后,数码管显示全为0。输入一定数额,数码管显示该数额的两倍对应的时间,按确认后开始倒计时。输入数额最多为20。若10秒没有按键,数码管全灭。(Verilog coin operated cell phone charger EDA major homework of digital electronic technology foundation course, Tsinghua Un
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2019-05-27
    • 文件大小:18432
    • 提供者:jameskk
  1. FFT-IP.介绍了基于FPGA的FFT实现方法

    7下载:
  2. 介绍了基于FPGA的FFT实现方法,并给出了实例程序,程序通过验证,可以直接使用,FPGA based on the realization of the FFT method, and gives examples of procedures, procedures for the adoption of authentication, can be directly used
  3. 所属分类:VHDL编程

    • 发布日期:2016-01-08
    • 文件大小:3112304
    • 提供者:HENRRY
« 1 2 ... .14 .15 .16 .17 .18 4319.20 .21 .22 »
搜珍网 www.dssz.com