资源列表
Xilinx
- 2020 XILINX Vivado ISE IP License最全最可靠License获取方式。 LDPC, CPRI, Turbo, Polar, JESD204B/C HDMI1.4/2.0, MIPI CSI-2, MIPI DSI AXI CAN AXI USB2.0 SD Card Host Reed-Solomon Decoder/Encoder 10G Enthernet MAC 25G Enthernet MAC 40G Enthernet MA
基于ahb总线的sramc设计与验证（SV，uvm）
- 基于ahb总线的sramc设计与验证（E课网）
SMIC180MMRF
- 为了提供客户使用中芯国际0.18微米混合信号布局设计规则。这是混合信号和射频设计使用。逻辑设计，请参考2001年TD- LO18- DR。-To provide SMIC 0.18μm Mixed Signal layout design rules for customers’ use. This is for Mixed-Signal and RF design use. For Logic design, please refer to TD-LO18-DR-2001.
EnDatlightversion
- 海德汉绝对值编码器的ENDAT2.2协议代码，用于编码器数据的解码，然后把得到的数据传送给DSP处理，我们公司用于高精度伺服驱动器上。-Heidenhain encoder absolute agreement ENDAT2.2 code encoder data for decoding the data and then transmitted to the DSP processing, our company for high-precision servo drive.
PC-CFR
- 采用matlab simulink编写的消峰参考设计，可以直接生成verilog代码。消峰主要用于降低无线信号的峰均比，提高功放效率。-Clipping prepared using matlab simulink reference design, you can generate verilog code directly. Consumers peak mainly used to reduce radio signal PAR, improve power amplifier effic
8_MIPI_to_HDMI_Terasic
- 基于altera公司MAX10型FPGA的mipi至hdmi通信的调试程序-Altera company based debugger type of FPGA MAX 10 spi to hdmi communication
CAN驱动器-MCP2515-接口程序-Verilog
- CAN驱动器MCP2515驱动，verilog编写，实测可用(CAN driver MCP2515 driver, Verilog written, measured available)
ILI9341 TFT LCD FPGA驱动
- 这是一个完整的ILI9341 LCD驱动芯片的Verilog HDL驱动工程，调试通过验证。
VHDL学习的好资料--18个VHDL实验源代码
- 20个VHDL实验源代码,包括： 1 交通灯控制器 2 格雷码变换器 3 BCD码加法器 4 四位全加器 5 四人抢答器 6 4位并行乘法器 9 步长可变加减计数器 10 可控脉冲发生器 11 正负脉宽数控信源 12 序列检测器 13 4位流水乘法器 14 出租车计费器 15 多功能数字钟 16 多功能数字秒表 17 频率计 18 七人表决器 19 数码锁 20 VGA彩条发生器
FPGA_SSI
- 文档中的verilog代码实现了FPGA与SSI总线的数据协议链接-Verilog code in the document of the FPGA data bus protocol and SSI links
velocity_Verilog
- 速度表（velocity）要求：1．显示汽车Km/h数；2．车轮每转一圈，有一传感脉冲；每个脉冲代表1m的距离；3．采样周期设为10s； 4．要求显示到小数点后边两位；5．用数码管显示；6. 最高时速小于300Km/h。（约为83.3m/s） -use verilog to realize velocity
apb_uart
- APB to UART , Its A bridge which converts apb transaction to UART