CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 资源下载 文档资料 软件工程

文件名称:an488_design_example

  • 所属分类:
  • 标签属性:
  • 上传时间:
    2012-11-16
  • 文件大小:
    350.32kb
  • 已下载:
    0次
  • 提 供 者:
  • 相关连接:
  • 下载说明:
    别用迅雷下载,失败请重下,重下不扣分!

介绍说明--下载内容来自于网络,使用问题请自行百度

经典基于FPGA的LCD显示器的控制模块-FPGA-based LCD display control module
(系统自动生成,下载前可以参看下载内容)

下载文件列表

an488_design_example/code/
an488_design_example/code/stepmot.v
an488_design_example/modelsim/
an488_design_example/modelsim/stepmot.v
an488_design_example/modelsim/stepmot_sim.cr.mti
an488_design_example/modelsim/stepmot_sim.mpf
an488_design_example/modelsim/test_stepmot.v
an488_design_example/modelsim/transcript
an488_design_example/modelsim/wave.bmp
an488_design_example/modelsim/wave.do
an488_design_example/modelsim/work/
an488_design_example/modelsim/work/@m@a@x@i@i_@p@r@i@m_@d@f@f@e/
an488_design_example/modelsim/work/@m@a@x@i@i_@p@r@i@m_@d@f@f@e/verilog.psm
an488_design_example/modelsim/work/@m@a@x@i@i_@p@r@i@m_@d@f@f@e/_primary.dat
an488_design_example/modelsim/work/@m@a@x@i@i_@p@r@i@m_@d@f@f@e/_primary.vhd
an488_design_example/modelsim/work/divider/
an488_design_example/modelsim/work/divider/verilog.psm
an488_design_example/modelsim/work/divider/_primary.dat
an488_design_example/modelsim/work/divider/_primary.vhd
an488_design_example/modelsim/work/divider1/
an488_design_example/modelsim/work/divider1/verilog.psm
an488_design_example/modelsim/work/divider1/_primary.dat
an488_design_example/modelsim/work/divider1/_primary.vhd
an488_design_example/modelsim/work/maxii_and1/
an488_design_example/modelsim/work/maxii_and1/verilog.psm
an488_design_example/modelsim/work/maxii_and1/_primary.dat
an488_design_example/modelsim/work/maxii_and1/_primary.vhd
an488_design_example/modelsim/work/maxii_and16/
an488_design_example/modelsim/work/maxii_and16/verilog.psm
an488_design_example/modelsim/work/maxii_and16/_primary.dat
an488_design_example/modelsim/work/maxii_and16/_primary.vhd
an488_design_example/modelsim/work/maxii_asynch_lcell/
an488_design_example/modelsim/work/maxii_asynch_lcell/verilog.psm
an488_design_example/modelsim/work/maxii_asynch_lcell/_primary.dat
an488_design_example/modelsim/work/maxii_asynch_lcell/_primary.vhd
an488_design_example/modelsim/work/maxii_b17mux21/
an488_design_example/modelsim/work/maxii_b17mux21/verilog.psm
an488_design_example/modelsim/work/maxii_b17mux21/_primary.dat
an488_design_example/modelsim/work/maxii_b17mux21/_primary.vhd
an488_design_example/modelsim/work/maxii_b5mux21/
an488_design_example/modelsim/work/maxii_b5mux21/verilog.psm
an488_design_example/modelsim/work/maxii_b5mux21/_primary.dat
an488_design_example/modelsim/work/maxii_b5mux21/_primary.vhd
an488_design_example/modelsim/work/maxii_bmux21/
an488_design_example/modelsim/work/maxii_bmux21/verilog.psm
an488_design_example/modelsim/work/maxii_bmux21/_primary.dat
an488_design_example/modelsim/work/maxii_bmux21/_primary.vhd
an488_design_example/modelsim/work/maxii_crcblock/
an488_design_example/modelsim/work/maxii_crcblock/verilog.psm
an488_design_example/modelsim/work/maxii_crcblock/_primary.dat
an488_design_example/modelsim/work/maxii_crcblock/_primary.vhd
an488_design_example/modelsim/work/maxii_dffe/
an488_design_example/modelsim/work/maxii_dffe/verilog.psm
an488_design_example/modelsim/work/maxii_dffe/_primary.dat
an488_design_example/modelsim/work/maxii_dffe/_primary.vhd
an488_design_example/modelsim/work/maxii_io/
an488_design_example/modelsim/work/maxii_io/verilog.psm
an488_design_example/modelsim/work/maxii_io/_primary.dat
an488_design_example/modelsim/work/maxii_io/_primary.vhd
an488_design_example/modelsim/work/maxii_jtag/
an488_design_example/modelsim/work/maxii_jtag/verilog.psm
an488_design_example/modelsim/work/maxii_jtag/_primary.dat
an488_design_example/modelsim/work/maxii_jtag/_primary.vhd
an488_design_example/modelsim/work/maxii_latch/
an488_design_example/modelsim/work/maxii_latch/verilog.psm
an488_design_example/modelsim/work/maxii_latch/_primary.dat
an488_design_example/modelsim/work/maxii_latch/_primary.vhd
an488_design_example/modelsim/work/maxii_lcell/
an488_design_example/modelsim/work/maxii_lcell/verilog.psm
an488_design_example/modelsim/work/maxii_lcell/_primary.dat
an488_design_example/modelsim/work/maxii_lcell/_primary.vhd
an488_design_example/modelsim/work/maxii_lcell_register/
an488_design_example/modelsim/work/maxii_lcell_register/verilog.psm
an488_design_example/modelsim/work/maxii_lcell_register/_primary.dat
an488_design_example/modelsim/work/maxii_lcell_register/_primary.vhd
an488_design_example/modelsim/work/maxii_mux21/
an488_design_example/modelsim/work/maxii_mux21/verilog.psm
an488_design_example/modelsim/work/maxii_mux21/_primary.dat
an488_design_example/modelsim/work/maxii_mux21/_primary.vhd
an488_design_example/modelsim/work/maxii_mux41/
an488_design_example/modelsim/work/maxii_mux41/verilog.psm
an488_design_example/modelsim/work/maxii_mux41/_primary.dat
an488_design_example/modelsim/work/maxii_mux41/_primary.vhd
an488_design_example/modelsim/work/maxii_nmux21/
an488_design_example/modelsim/work/maxii_nmux21/verilog.psm
an488_design_example/modelsim/work/maxii_nmux21/_primary.dat
an488_design_example/modelsim/work/maxii_nmux21/_primary.vhd
an488_design_example/modelsim/work/maxii_routing_wire/
an488_design_example/modelsim/work/maxii_routing_wire/verilog.psm
an488_design_example/modelsim/work/maxii_routing_wire/_primary.dat
an488_design_example/modelsim/work/maxii_routing_wire/_primary.vhd
an48

相关说明

  • 本站资源为会员上传分享交流与学习,如有侵犯您的权益,请联系我们删除.
  • 搜珍网是交换下载平台,只提供交流渠道,下载内容来自于网络,除下载问题外,其它问题请自行百度。更多...
  • 本站已设置防盗链,请勿用迅雷、QQ旋风等下载软件下载资源,下载后用WinRAR最新版进行解压.
  • 如果您发现内容无法下载,请稍后再次尝试;或换浏览器;或者到消费记录里找到下载记录反馈给我们.
  • 下载后发现下载的内容跟说明不相乎,请到消费记录里找到下载记录反馈给我们,经确认后退回积分.
  • 如下载前有疑问,可以通过点击"提供者"的名字,查看对方的联系方式,联系对方咨询.

相关评论

暂无评论内容.

发表评论

*快速评论: 推荐 一般 有密码 和说明不符 不是源码或资料 文件不全 不能解压 纯粹是垃圾
*内  容:
*验 证 码:
搜珍网 www.dssz.com