CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 资源下载 源码下载 嵌入式/单片机编程 VHDL编程

文件名称:VerilogHDLICdesign

  • 所属分类:
  • 标签属性:
  • 上传时间:
    2008-10-13
  • 文件大小:
    508.79kb
  • 已下载:
    0次
  • 提 供 者:
  • 相关连接:
  • 下载说明:
    别用迅雷下载,失败请重下,重下不扣分!

介绍说明--下载内容来自于网络,使用问题请自行百度

精通VerilogHDL:IC设计核心技术实例详解-proficient VerilogHDL : IC design example explanation of the core technology
(系统自动生成,下载前可以参看下载内容)

下载文件列表

精通VerilogHDL:IC设计核心技术实例详解/EX3_3.bmp
精通VerilogHDL:IC设计核心技术实例详解/EX3_4.bmp
精通VerilogHDL:IC设计核心技术实例详解/习题.vsd
精通VerilogHDL:IC设计核心技术实例详解/第9章:JPEG程序范例.doc
精通VerilogHDL:IC设计核心技术实例详解/部分习题源码/ex2_2/demux.fsdb
精通VerilogHDL:IC设计核心技术实例详解/部分习题源码/ex2_2/ex2_2.v
精通VerilogHDL:IC设计核心技术实例详解/部分习题源码/ex2_2/rtl_wrk/ex2_2/verilog.asm
精通VerilogHDL:IC设计核心技术实例详解/部分习题源码/ex2_2/rtl_wrk/ex2_2/_primary.dat
精通VerilogHDL:IC设计核心技术实例详解/部分习题源码/ex2_2/rtl_wrk/ex2_2/_primary.vhd
精通VerilogHDL:IC设计核心技术实例详解/部分习题源码/ex2_2/rtl_wrk/_info
精通VerilogHDL:IC设计核心技术实例详解/部分习题源码/ex2_2/run.do
精通VerilogHDL:IC设计核心技术实例详解/部分习题源码/ex2_3/ex2_3.fsdb
精通VerilogHDL:IC设计核心技术实例详解/部分习题源码/ex2_3/ex2_3.v
精通VerilogHDL:IC设计核心技术实例详解/部分习题源码/ex2_3/ex2_3.v.bak
精通VerilogHDL:IC设计核心技术实例详解/部分习题源码/ex2_3/rtl_wrk/ex2_3/verilog.asm
精通VerilogHDL:IC设计核心技术实例详解/部分习题源码/ex2_3/rtl_wrk/ex2_3/_primary.dat
精通VerilogHDL:IC设计核心技术实例详解/部分习题源码/ex2_3/rtl_wrk/ex2_3/_primary.vhd
精通VerilogHDL:IC设计核心技术实例详解/部分习题源码/ex2_3/rtl_wrk/_info
精通VerilogHDL:IC设计核心技术实例详解/部分习题源码/ex2_3/run.do
精通VerilogHDL:IC设计核心技术实例详解/部分习题源码/ex2_6/ex2_6.fsdb
精通VerilogHDL:IC设计核心技术实例详解/部分习题源码/ex2_6/ex2_6.v
精通VerilogHDL:IC设计核心技术实例详解/部分习题源码/ex2_6/rtl_wrk/ex2_6/verilog.asm
精通VerilogHDL:IC设计核心技术实例详解/部分习题源码/ex2_6/rtl_wrk/ex2_6/_primary.dat
精通VerilogHDL:IC设计核心技术实例详解/部分习题源码/ex2_6/rtl_wrk/ex2_6/_primary.vhd
精通VerilogHDL:IC设计核心技术实例详解/部分习题源码/ex2_6/rtl_wrk/_info
精通VerilogHDL:IC设计核心技术实例详解/部分习题源码/ex2_6/run.do
精通VerilogHDL:IC设计核心技术实例详解/部分习题源码/ex3_3/dff.prd
精通VerilogHDL:IC设计核心技术实例详解/部分习题源码/ex3_3/dff.prj
精通VerilogHDL:IC设计核心技术实例详解/部分习题源码/ex3_3/dff.v
精通VerilogHDL:IC设计核心技术实例详解/部分习题源码/ex3_3/rev_1/dff.srr
精通VerilogHDL:IC设计核心技术实例详解/部分习题源码/ex6_1/comp.v
精通VerilogHDL:IC设计核心技术实例详解/部分习题源码/ex6_1/comp4.v
精通VerilogHDL:IC设计核心技术实例详解/部分习题源码/ex6_1/ex6_1.v
精通VerilogHDL:IC设计核心技术实例详解/部分习题源码/ex6_1/rtl_wrk/comp/verilog.asm
精通VerilogHDL:IC设计核心技术实例详解/部分习题源码/ex6_1/rtl_wrk/comp/_primary.dat
精通VerilogHDL:IC设计核心技术实例详解/部分习题源码/ex6_1/rtl_wrk/comp/_primary.vhd
精通VerilogHDL:IC设计核心技术实例详解/部分习题源码/ex6_1/rtl_wrk/comp4/verilog.asm
精通VerilogHDL:IC设计核心技术实例详解/部分习题源码/ex6_1/rtl_wrk/comp4/_primary.dat
精通VerilogHDL:IC设计核心技术实例详解/部分习题源码/ex6_1/rtl_wrk/comp4/_primary.vhd
精通VerilogHDL:IC设计核心技术实例详解/部分习题源码/ex6_1/rtl_wrk/ex6_1/verilog.asm
精通VerilogHDL:IC设计核心技术实例详解/部分习题源码/ex6_1/rtl_wrk/ex6_1/_primary.dat
精通VerilogHDL:IC设计核心技术实例详解/部分习题源码/ex6_1/rtl_wrk/ex6_1/_primary.vhd
精通VerilogHDL:IC设计核心技术实例详解/部分习题源码/ex6_1/rtl_wrk/_info
精通VerilogHDL:IC设计核心技术实例详解/部分习题源码/ex6_1/run.do
精通VerilogHDL:IC设计核心技术实例详解/部分习题源码/ex6_3/mul.cr.mti
精通VerilogHDL:IC设计核心技术实例详解/部分习题源码/ex6_3/mul.mpf
精通VerilogHDL:IC设计核心技术实例详解/部分习题源码/ex6_3/mul.vcd
精通VerilogHDL:IC设计核心技术实例详解/部分习题源码/ex6_3/rtl/mul.v
精通VerilogHDL:IC设计核心技术实例详解/部分习题源码/ex6_3/rtl_wrk/ex4_13/verilog.asm
精通VerilogHDL:IC设计核心技术实例详解/部分习题源码/ex6_3/rtl_wrk/ex4_13/_primary.dat
精通VerilogHDL:IC设计核心技术实例详解/部分习题源码/ex6_3/rtl_wrk/ex4_13/_primary.vhd
精通VerilogHDL:IC设计核心技术实例详解/部分习题源码/ex6_3/rtl_wrk/mul/verilog.asm
精通VerilogHDL:IC设计核心技术实例详解/部分习题源码/ex6_3/rtl_wrk/mul/_primary.dat
精通VerilogHDL:IC设计核心技术实例详解/部分习题源码/ex6_3/rtl_wrk/mul/_primary.vhd
精通VerilogHDL:IC设计核心技术实例详解/部分习题源码/ex6_3/rtl_wrk/sfifo/verilog.asm
精通VerilogHDL:IC设计核心技术实例详解/部分习题源码/ex6_3/rtl_wrk/sfifo/_primary.dat
精通VerilogHDL:IC设计核心技术实例详解/部分习题源码/ex6_3/rtl_wrk/sfifo/_primary.vhd
精通VerilogHDL:IC设计核心技术实例详解/部分习题源码/ex6_3/rtl_wrk/stackc/verilog.asm
精通VerilogHDL:IC设计核心技术实例详解/部分习题源码/ex6_3/rtl_wrk/stackc/_primary.dat
精通VerilogHDL:IC设计核心技术实例详解/部分习题源码/ex6_3/rtl_wrk/stackc/_primary.vhd
精通VerilogHDL:IC设计核心技术实例详解/部分习题源码/ex6_3/rtl_wrk/top/verilog.asm
精通VerilogHDL:IC设计核心技术实例详解/部分习题源码/ex6_3/rtl_wrk/top/_primary.dat
精通VerilogHDL:IC设计核心技术实例详解/部分习题源码/ex6_3/rtl_wrk/top/_primary.vhd
精通VerilogHDL:IC设计核心技术实例详解/部分习题源码/ex6_3/rtl_wrk/_info
精通VerilogHDL:IC设计核心技术实例详解/部分习题源码/ex6_3/run.do
精通VerilogHDL:IC设计核心技术实例详解/部分习题源码/ex6_3/top.v
精通VerilogHDL:IC设计核心技术实例详解/部分习题源码/ex6_3/transcript
精通VerilogHDL:IC设计核心技术实例详解/部分习题源码/ex6_4/cas.cr.mti
精通VerilogHDL:IC设计核心技术实例详解/部分习题源码/ex6_4/cas.mpf
精通VerilogHDL:IC设计核心技术实例详解/部分习题源码/ex6_4/csa.rc
精通VerilogHDL:IC设计核心技术实例详解/部分习题源码/ex6_4/csa8_4.v
精通VerilogHDL:IC设计核心技术实例详解/部分习题源码/ex6_4/rtl_wrk/csa8_4/verilog.asm
精通VerilogHDL:IC设计核心技术实例详解/部分习题源码/ex6_4/rtl_wrk/csa8_4/_primary.dat
精通VerilogHDL:IC设计核心技术实例详解/部分习题源码/ex6_4/rtl_wrk/csa8_4/_primary.vhd
精通VerilogHDL:IC设计核心技术实例详解/部分习题源码/ex6_4/rtl_wrk/top/verilog.asm
精通VerilogHDL:IC设计核心技术实例详解/部分习题源码/ex6_4/rtl_wrk/top/_primary.dat
精通VerilogHDL:IC设计核心技术实例详解/部分习题源码/ex6_4/rtl_wrk/top/_primary.vhd
精通VerilogHDL:IC设计核心技术实例详解/部分习题源码/ex6_4/rtl_wrk/_info
精通VerilogHDL:IC设计核心技术实例详解/部分习题源码/ex6_4/run.do
精通VerilogHDL:IC设计核心技术实例详解/部分习题源码/ex6_4/top.v
精通VerilogHDL:IC设计核心技术实例详解/部分习题源码/ex6_5/ex6_5.cr.mti
精通VerilogHDL:IC设计核心技术实例详解/部分习题源码/ex6_5/ex6_5.mpf
精通VerilogHDL:IC设计核心技术实例详解/部分习题源码/ex6_5/ex6_5.v
精通VerilogHDL:IC设计核心技术实例详解/部分习题源码/ex6_5/rtl_wrk/ex6_5/verilog.asm
精通VerilogHDL:IC设计核心技术实例详解/部分习题源码/ex6_5/rtl_wrk/ex6_5/_primary.dat
精通VerilogHDL:IC设计核心技术实例详解/部分习题源码/ex6_5/rtl_wrk/ex6_5/_primary.vhd
精通VerilogHDL:IC设计核心技术实例详解/部分习题源码/ex6_5/rtl_wrk/_info
精通VerilogHDL:IC设计核心技术实例详解/部分习题源码/ex6_5/run.do
精通VerilogHDL:IC设计核心技术实例详解/部分习题源码/ex6_5/work/_info
精通VerilogHDL:IC设计核心技术实例详解/部分习题源码/memory/debussy/run.f
精通VerilogHDL:IC设计核心技术实例详解/部分习题源码/memory/mem.cr.mti
精通VerilogHDL:IC设计核心技术实例详解/部分习题源码

相关说明

  • 本站资源为会员上传分享交流与学习,如有侵犯您的权益,请联系我们删除.
  • 搜珍网是交换下载平台,只提供交流渠道,下载内容来自于网络,除下载问题外,其它问题请自行百度。更多...
  • 本站已设置防盗链,请勿用迅雷、QQ旋风等下载软件下载资源,下载后用WinRAR最新版进行解压.
  • 如果您发现内容无法下载,请稍后再次尝试;或换浏览器;或者到消费记录里找到下载记录反馈给我们.
  • 下载后发现下载的内容跟说明不相乎,请到消费记录里找到下载记录反馈给我们,经确认后退回积分.
  • 如下载前有疑问,可以通过点击"提供者"的名字,查看对方的联系方式,联系对方咨询.

相关评论

暂无评论内容.

发表评论

*快速评论: 推荐 一般 有密码 和说明不符 不是源码或资料 文件不全 不能解压 纯粹是垃圾
*内  容:
*验 证 码:
搜珍网 www.dssz.com