资源列表
基于VHDL的DDS信号发生器
- 本设计是利用EDA技术设计的电路, 该信号发生器输出信号的频率范围为20Hz~20KHz,幅度的峰 峰值为0.3V~5V两路信号之间可实现0°~359°的相位差。侧重叙述了用FPGA来完成直接数字频率合成器(DDS)的设计
Exersice4_SSD4
- SSD4 Icarnegie Take Assessment: Exercise4
Exersice4Sound
- SSD4 Exercise4 PartB Heuristical Analystics
opengl跑ply檔
- 利用open gl在windows 的vc++環境下,讀取ply圖形檔,然後跑出可旋轉的3d兔子圖案
栈的基本操作
- 栈的基本操作,
zstack-1.4.2
- zstack-1.4.2zstack-1.4.2zstack-1.4.2zstack-1.4.2zstack-1.4.2
XStream包
- 很好用的XML2BEAN工具包。
基于单片机的0-5V的数字电压表
- 利用单片机AT89S51与ADC0809设计一个数字电压表 基于ADC0804 和 51单片机的电压表