文件名称:Verilog-HDLTOP-DOWN
-
所属分类:
- 标签属性:
- 上传时间:2012-11-16
-
文件大小:42.22kb
-
已下载:0次
-
提 供 者:
-
相关连接:无下载说明:别用迅雷下载,失败请重下,重下不扣分!
介绍说明--下载内容来自于网络,使用问题请自行百度
用Verilog HDL的建模来设计一个经简化的只有八条指令、字长为一字节的RISC中央处理单元(CPU)的顶层设计。-Modeling with the Verilog HDL to design a simplified and only eight instructions, word length is a byte RISC central processing unit (CPU) of the top-level design.
(系统自动生成,下载前可以参看下载内容)
下载文件列表
Verilog HDLTOP-DOWN.doc
本网站为编程资源及源代码搜集、介绍的搜索网站,版权归原作者所有! 粤ICP备11031372号
1999-2046 搜珍网 All Rights Reserved.