CDN加速镜像 | 设为首页 | 加入收藏夹
登陆 | 会员注册
当前位置： 首页 资源下载 源码下载 Windows编程
收藏

文件名称:fVerrilog_Devr

  • 所属分类：
    Windows Develop
  • 标签属性：
    [VHDL] [源码]
  • 上传时间：
    2012-11-16
  • 文件大小：
    3.02mb
  • 已下载：
    0次
  • 提 供 者：
    q*****
  • 相关连接：
    无
  • 下载说明：
    别用迅雷下载，失败请重下，重下不扣分！
修正介绍说明

介绍说明－－下载内容来自于网络，使用问题请自行百度

朋友，我是Jawen.看到先前上载的一套CPLD开发板的VHDL源码挺受欢迎的，现在就将她的Verilog源码也一并贡献给大家：8位优先编码器，乘法器，多路选择器，二进制转BBCD码，加法器，减法器，简简单易懂状态机，四位比较器，7段数码管，i2c总线，lcd液晶LCD显示出来，拨码开关，串口，蜂鸣器，矩阵键盘，跑马灯，交通灯，数字时钟 可直接使用。

-Friends, I Jawen. See previous upload a CPLD Development Board VHDL source code quite popular, she will Verilog source together with contribution to everyone: eight priority encoder, multipliers, multiplexers binary switch the BBCD code, adder, subtracter, simple straightforward state machine, four comparators, 7-segment LED, i2c bus, lcd LCD LCD display, DIP switch, serial port, buzzer, matrix keyboard, Marquee, traffic lights, digital clock can be used directly.
(系统自动生成,下载前可以参看下载内容)

下载文件列表

fVerrilog_Devr/Verilog/基础实验/8位优先编码器/.xhdl3.xref
fVerrilog_Devr/Verilog/基础实验/8位优先编码器/cmp_state.ini
fVerrilog_Devr/Verilog/基础实验/8位优先编码器/db/encode.(0).cnf.cdb
fVerrilog_Devr/Verilog/基础实验/8位优先编码器/db/encode.(0).cnf.hdb
fVerrilog_Devr/Verilog/基础实验/8位优先编码器/db/encode.asm.qmsg
fVerrilog_Devr/Verilog/基础实验/8位优先编码器/db/encode.cbx.xml
fVerrilog_Devr/Verilog/基础实验/8位优先编码器/db/encode.cmp.cdb
fVerrilog_Devr/Verilog/基础实验/8位优先编码器/db/encode.cmp.hdb
fVerrilog_Devr/Verilog/基础实验/8位优先编码器/db/encode.cmp.rdb
fVerrilog_Devr/Verilog/基础实验/8位优先编码器/db/encode.cmp.tdb
fVerrilog_Devr/Verilog/基础实验/8位优先编码器/db/encode.cmp0.ddb
fVerrilog_Devr/Verilog/基础实验/8位优先编码器/db/encode.db_info
fVerrilog_Devr/Verilog/基础实验/8位优先编码器/db/encode.eco.cdb
fVerrilog_Devr/Verilog/基础实验/8位优先编码器/db/encode.fit.qmsg
fVerrilog_Devr/Verilog/基础实验/8位优先编码器/db/encode.hier_info
fVerrilog_Devr/Verilog/基础实验/8位优先编码器/db/encode.hif
fVerrilog_Devr/Verilog/基础实验/8位优先编码器/db/encode.map.cdb
fVerrilog_Devr/Verilog/基础实验/8位优先编码器/db/encode.map.hdb
fVerrilog_Devr/Verilog/基础实验/8位优先编码器/db/encode.map.qmsg
fVerrilog_Devr/Verilog/基础实验/8位优先编码器/db/encode.pre_map.cdb
fVerrilog_Devr/Verilog/基础实验/8位优先编码器/db/encode.pre_map.hdb
fVerrilog_Devr/Verilog/基础实验/8位优先编码器/db/encode.psp
fVerrilog_Devr/Verilog/基础实验/8位优先编码器/db/encode.rtlv.hdb
fVerrilog_Devr/Verilog/基础实验/8位优先编码器/db/encode.rtlv_sg.cdb
fVerrilog_Devr/Verilog/基础实验/8位优先编码器/db/encode.rtlv_sg_swap.cdb
fVerrilog_Devr/Verilog/基础实验/8位优先编码器/db/encode.sgdiff.cdb
fVerrilog_Devr/Verilog/基础实验/8位优先编码器/db/encode.sgdiff.hdb
fVerrilog_Devr/Verilog/基础实验/8位优先编码器/db/encode.sld_design_entry.sci
fVerrilog_Devr/Verilog/基础实验/8位优先编码器/db/encode.sld_design_entry_dsc.sci
fVerrilog_Devr/Verilog/基础实验/8位优先编码器/db/encode.syn_hier_info
fVerrilog_Devr/Verilog/基础实验/8位优先编码器/db/encode.tan.qmsg
fVerrilog_Devr/Verilog/基础实验/8位优先编码器/db/encode_cmp.qrpt
fVerrilog_Devr/Verilog/基础实验/8位优先编码器/encode.asm.rpt
fVerrilog_Devr/Verilog/基础实验/8位优先编码器/encode.cdf
fVerrilog_Devr/Verilog/基础实验/8位优先编码器/encode.done
fVerrilog_Devr/Verilog/基础实验/8位优先编码器/encode.fit.eqn
fVerrilog_Devr/Verilog/基础实验/8位优先编码器/encode.fit.rpt
fVerrilog_Devr/Verilog/基础实验/8位优先编码器/encode.fit.summary
fVerrilog_Devr/Verilog/基础实验/8位优先编码器/encode.flow.rpt
fVerrilog_Devr/Verilog/基础实验/8位优先编码器/encode.map.eqn
fVerrilog_Devr/Verilog/基础实验/8位优先编码器/encode.map.rpt
fVerrilog_Devr/Verilog/基础实验/8位优先编码器/encode.map.summary
fVerrilog_Devr/Verilog/基础实验/8位优先编码器/encode.pin
fVerrilog_Devr/Verilog/基础实验/8位优先编码器/encode.pof
fVerrilog_Devr/Verilog/基础实验/8位优先编码器/encode.qpf
fVerrilog_Devr/Verilog/基础实验/8位优先编码器/encode.qsf
fVerrilog_Devr/Verilog/基础实验/8位优先编码器/encode.qws
fVerrilog_Devr/Verilog/基础实验/8位优先编码器/encode.tan.rpt
fVerrilog_Devr/Verilog/基础实验/8位优先编码器/encode.tan.summary
fVerrilog_Devr/Verilog/基础实验/8位优先编码器/encode.v
fVerrilog_Devr/Verilog/基础实验/8位优先编码器/encode.v.bak
fVerrilog_Devr/Verilog/基础实验/乘法器/.xhdl3.xref
fVerrilog_Devr/Verilog/基础实验/乘法器/cmp_state.ini
fVerrilog_Devr/Verilog/基础实验/乘法器/db/mlt.(0).cnf.cdb
fVerrilog_Devr/Verilog/基础实验/乘法器/db/mlt.(0).cnf.hdb
fVerrilog_Devr/Verilog/基础实验/乘法器/db/mlt.(1).cnf.cdb
fVerrilog_Devr/Verilog/基础实验/乘法器/db/mlt.(1).cnf.hdb
fVerrilog_Devr/Verilog/基础实验/乘法器/db/mlt.(2).cnf.cdb
fVerrilog_Devr/Verilog/基础实验/乘法器/db/mlt.(2).cnf.hdb
fVerrilog_Devr/Verilog/基础实验/乘法器/db/mlt.(3).cnf.cdb
fVerrilog_Devr/Verilog/基础实验/乘法器/db/mlt.(3).cnf.hdb
fVerrilog_Devr/Verilog/基础实验/乘法器/db/mlt.asm.qmsg
fVerrilog_Devr/Verilog/基础实验/乘法器/db/mlt.cbx.xml
fVerrilog_Devr/Verilog/基础实验/乘法器/db/mlt.cmp.cdb
fVerrilog_Devr/Verilog/基础实验/乘法器/db/mlt.cmp.hdb
fVerrilog_Devr/Verilog/基础实验/乘法器/db/mlt.cmp.rdb
fVerrilog_Devr/Verilog/基础实验/乘法器/db/mlt.cmp.tdb
fVerrilog_Devr/Verilog/基础实验/乘法器/db/mlt.cmp0.ddb
fVerrilog_Devr/Verilog/基础实验/乘法器/db/mlt.db_info
fVerrilog_Devr/Verilog/基础实验/乘法器/db/mlt.eco.cdb
fVerrilog_Devr/Verilog/基础实验/乘法器/db/mlt.fit.qmsg
fVerrilog_Devr/Verilog/基础实验/乘法器/db/mlt.hier_info
fVerrilog_Devr/Verilog/基础实验/乘法器/db/mlt.hif
fVerrilog_Devr/Verilog/基础实验/乘法器/db/mlt.map.cdb
fVerrilog_Devr/Verilog/基础实验/乘法器/db/mlt.map.hdb
fVerrilog_Devr/Verilog/基础实验/乘法器/db/mlt.map.qmsg
fVerrilog_Devr/Verilog/基础实验/乘法器/db/mlt.pre_map.cdb
fVerrilog_Devr/Verilog/基础实验/乘法器/db/mlt.pre_map.hdb
fVerrilog_Devr/Verilog/基础实验/乘法器/db/mlt.psp
fVerrilog_Devr/Verilog/基础实验/乘法器/db/mlt.rtlv.hdb
fVerrilog_Devr/Verilog/基础实验/乘法器/db/mlt.rtlv_sg.cdb
fVerrilog_Devr/Verilog/基础实验/乘法器/db/mlt.rtlv_sg_swap.cdb
fVerrilog_Devr/Verilog/基础实验/乘法器/db/mlt.sgdiff.cdb
fVerrilog_Devr/Verilog/基础实验/乘法器/db/mlt.sgdiff.hdb
fVerrilog_Devr/Verilog/基础实验/乘法器/db/mlt.sld_design_entry.sci
fVerrilog_Devr/Verilog/基础实验/乘法器/db/mlt.sld_design_entry_dsc.sci
fVerrilog_Devr/Verilog/基础实验/乘法器/db/mlt.syn_hier_info
fVerrilog_Devr/Verilog/基础实验/乘法器/db/mlt.tan.qmsg
fVerrilog_Devr/Verilog/基础实验/乘法器/db/mlt_cmp.qrpt
fVerrilog_Devr/Verilog/基础实验/乘法器/mlt.asm.rpt
fVerrilog_Devr/Verilog/基础实验/乘法器/mlt.done
fVerrilog_Devr/Verilog/基础实验/乘法器/mlt.fit.eqn
fVerrilog_Devr/Verilog/基础实验/乘法器/mlt.fit.rpt
fVerrilog_Devr/Verilog/基础实验/乘法器/mlt.fit.summary
fVerrilog_Devr/Verilog/基础实验/乘法器/mlt.flow.rpt
fVerrilog_Devr/Verilog/基础实验/乘法器/mlt.map.eqn
fVerrilog_Devr/Verilog/基础实验/乘法器/mlt.map.rpt
fVerrilog_Devr/Verilog/基础实验/乘法器/mlt.map.summary
fVerrilog_Devr/Verilog/基础实验/乘法器/mlt.pin
fVerrilog_Devr/Verilog/基础实验/乘法器/mlt.pof
fVerrilog_Devr/Verilog/

相关说明

  • 本站资源为会员上传分享交流与学习,如有侵犯您的权益,请联系我们删除.
  • 搜珍网是交换下载平台，只提供交流渠道，下载内容来自于网络，除下载问题外，其它问题请自行百度。更多...
  • 本站已设置防盗链，请勿用迅雷、QQ旋风等下载软件下载资源，下载后用WinRAR最新版进行解压.
  • 如果您发现内容无法下载，请稍后再次尝试；或换浏览器；或者到消费记录里找到下载记录反馈给我们.
  • 下载后发现下载的内容跟说明不相乎，请到消费记录里找到下载记录反馈给我们，经确认后退回积分.
  • 如下载前有疑问，可以通过点击"提供者"的名字，查看对方的联系方式，联系对方咨询.
查看所有评论

相关评论

暂无评论内容．

发表评论

*快速评论： 推荐 一般 有密码 和说明不符 不是源码或资料 文件不全 不能解压 纯粹是垃圾
*内　　容：
*验 证 码：
搜珍网 www.dssz.com