CDN加速镜像 | 设为首页 | 加入收藏夹
登陆 | 会员注册
当前位置： 首页 资源下载 源码下载 嵌入式/单片机编程 VHDL编程
收藏

文件名称:_12_DA[TLC5615]_1

  • 所属分类：
    VHDL-FPGA-Verilog
  • 标签属性：
    [ASM] [源码]
  • 上传时间：
    2013-04-11
  • 文件大小：
    2.85mb
  • 已下载：
    0次
  • 提 供 者：
    江***
  • 相关连接：
    无
  • 下载说明：
    别用迅雷下载，失败请重下，重下不扣分！
修正介绍说明

介绍说明－－下载内容来自于网络，使用问题请自行百度

通过DA输出正弦波，频率1KHz

ad采用的是TLC5615

输出的正弦波与理想波形基本一样-DA output sine wave frequency 1KHz

The ad is TLC5615

The sine wave output with the ideal waveform is basically the same
(系统自动生成,下载前可以参看下载内容)

下载文件列表

_12_DA[TLC5615]_1/Modelsim/DAC.cr.mti
_12_DA[TLC5615]_1/Modelsim/DAC.mpf
_12_DA[TLC5615]_1/Modelsim/sim.do
_12_DA[TLC5615]_1/Modelsim/vsim.wlf
_12_DA[TLC5615]_1/Modelsim/work/@a@l@t@e@r@a_@d@e@v@i@c@e_@f@a@m@i@l@i@e@s/verilog.asm
_12_DA[TLC5615]_1/Modelsim/work/@a@l@t@e@r@a_@d@e@v@i@c@e_@f@a@m@i@l@i@e@s/_primary.dat
_12_DA[TLC5615]_1/Modelsim/work/@a@l@t@e@r@a_@d@e@v@i@c@e_@f@a@m@i@l@i@e@s/_primary.vhd
_12_DA[TLC5615]_1/Modelsim/work/@a@l@t@e@r@a_@m@f_@h@i@n@t_@e@v@a@l@u@a@t@i@o@n/_primary.dat
_12_DA[TLC5615]_1/Modelsim/work/@a@l@t@e@r@a_@m@f_@h@i@n@t_@e@v@a@l@u@a@t@i@o@n/_primary.vhd
_12_DA[TLC5615]_1/Modelsim/work/@a@l@t@e@r@a_@m@f_@m@e@m@o@r@y_@i@n@i@t@i@a@l@i@z@a@t@i@o@n/verilog.asm
_12_DA[TLC5615]_1/Modelsim/work/@a@l@t@e@r@a_@m@f_@m@e@m@o@r@y_@i@n@i@t@i@a@l@i@z@a@t@i@o@n/_primary.dat
_12_DA[TLC5615]_1/Modelsim/work/@a@l@t@e@r@a_@m@f_@m@e@m@o@r@y_@i@n@i@t@i@a@l@i@z@a@t@i@o@n/_primary.vhd
_12_DA[TLC5615]_1/Modelsim/work/@d@a@c_5615_@c@t@l/verilog.asm
_12_DA[TLC5615]_1/Modelsim/work/@d@a@c_5615_@c@t@l/_primary.dat
_12_DA[TLC5615]_1/Modelsim/work/@d@a@c_5615_@c@t@l/_primary.vhd
_12_DA[TLC5615]_1/Modelsim/work/@d@a@c_5615_@c@t@l_tb/_primary.dat
_12_DA[TLC5615]_1/Modelsim/work/@d@a@c_5615_@c@t@l_tb/_primary.vhd
_12_DA[TLC5615]_1/Modelsim/work/@d@a@c_@s@i@n@e_1@k/verilog.asm
_12_DA[TLC5615]_1/Modelsim/work/@d@a@c_@s@i@n@e_1@k/_primary.dat
_12_DA[TLC5615]_1/Modelsim/work/@d@a@c_@s@i@n@e_1@k/_primary.vhd
_12_DA[TLC5615]_1/Modelsim/work/@d@a@c_@s@i@n@e_1@k_tb/verilog.asm
_12_DA[TLC5615]_1/Modelsim/work/@d@a@c_@s@i@n@e_1@k_tb/_primary.dat
_12_DA[TLC5615]_1/Modelsim/work/@d@a@c_@s@i@n@e_1@k_tb/_primary.vhd
_12_DA[TLC5615]_1/Modelsim/work/@m@f_cycloneiii_pll/_primary.dat
_12_DA[TLC5615]_1/Modelsim/work/@m@f_cycloneiii_pll/_primary.vhd
_12_DA[TLC5615]_1/Modelsim/work/@m@f_pll_reg/_primary.dat
_12_DA[TLC5615]_1/Modelsim/work/@m@f_pll_reg/_primary.vhd
_12_DA[TLC5615]_1/Modelsim/work/@m@f_stratixiii_pll/_primary.dat
_12_DA[TLC5615]_1/Modelsim/work/@m@f_stratixiii_pll/_primary.vhd
_12_DA[TLC5615]_1/Modelsim/work/@m@f_stratixii_pll/_primary.dat
_12_DA[TLC5615]_1/Modelsim/work/@m@f_stratixii_pll/_primary.vhd
_12_DA[TLC5615]_1/Modelsim/work/@m@f_stratix_pll/_primary.dat
_12_DA[TLC5615]_1/Modelsim/work/@m@f_stratix_pll/_primary.vhd
_12_DA[TLC5615]_1/Modelsim/work/@r@o@m/verilog.asm
_12_DA[TLC5615]_1/Modelsim/work/@r@o@m/_primary.dat
_12_DA[TLC5615]_1/Modelsim/work/@r@o@m/_primary.vhd
_12_DA[TLC5615]_1/Modelsim/work/alt3pram/_primary.dat
_12_DA[TLC5615]_1/Modelsim/work/alt3pram/_primary.vhd
_12_DA[TLC5615]_1/Modelsim/work/altaccumulate/_primary.dat
_12_DA[TLC5615]_1/Modelsim/work/altaccumulate/_primary.vhd
_12_DA[TLC5615]_1/Modelsim/work/altcam/_primary.dat
_12_DA[TLC5615]_1/Modelsim/work/altcam/_primary.vhd
_12_DA[TLC5615]_1/Modelsim/work/altclklock/_primary.dat
_12_DA[TLC5615]_1/Modelsim/work/altclklock/_primary.vhd
_12_DA[TLC5615]_1/Modelsim/work/altddio_bidir/_primary.dat
_12_DA[TLC5615]_1/Modelsim/work/altddio_bidir/_primary.vhd
_12_DA[TLC5615]_1/Modelsim/work/altddio_in/_primary.dat
_12_DA[TLC5615]_1/Modelsim/work/altddio_in/_primary.vhd
_12_DA[TLC5615]_1/Modelsim/work/altddio_out/_primary.dat
_12_DA[TLC5615]_1/Modelsim/work/altddio_out/_primary.vhd
_12_DA[TLC5615]_1/Modelsim/work/altdpram/_primary.dat
_12_DA[TLC5615]_1/Modelsim/work/altdpram/_primary.vhd
_12_DA[TLC5615]_1/Modelsim/work/altdq_dqs/_primary.dat
_12_DA[TLC5615]_1/Modelsim/work/altdq_dqs/_primary.vhd
_12_DA[TLC5615]_1/Modelsim/work/altera_std_synchronizer/_primary.dat
_12_DA[TLC5615]_1/Modelsim/work/altera_std_synchronizer/_primary.vhd
_12_DA[TLC5615]_1/Modelsim/work/altera_std_synchronizer_bundle/_primary.dat
_12_DA[TLC5615]_1/Modelsim/work/altera_std_synchronizer_bundle/_primary.vhd
_12_DA[TLC5615]_1/Modelsim/work/altfp_mult/_primary.dat
_12_DA[TLC5615]_1/Modelsim/work/altfp_mult/_primary.vhd
_12_DA[TLC5615]_1/Modelsim/work/altlvds_rx/_primary.dat
_12_DA[TLC5615]_1/Modelsim/work/altlvds_rx/_primary.vhd
_12_DA[TLC5615]_1/Modelsim/work/altlvds_tx/_primary.dat
_12_DA[TLC5615]_1/Modelsim/work/altlvds_tx/_primary.vhd
_12_DA[TLC5615]_1/Modelsim/work/altmult_accum/_primary.dat
_12_DA[TLC5615]_1/Modelsim/work/altmult_accum/_primary.vhd
_12_DA[TLC5615]_1/Modelsim/work/altmult_add/_primary.dat
_12_DA[TLC5615]_1/Modelsim/work/altmult_add/_primary.vhd
_12_DA[TLC5615]_1/Modelsim/work/altparallel_flash_loader/_primary.dat
_12_DA[TLC5615]_1/Modelsim/work/altparallel_flash_loader/_primary.vhd
_12_DA[TLC5615]_1/Modelsim/work/altpll/_primary.dat
_12_DA[TLC5615]_1/Modelsim/work/altpll/_primary.vhd
_12_DA[TLC5615]_1/Modelsim/work/altqpram/_primary.dat
_12_DA[TLC5615]_1/Modelsim/work/altqpram/_primary.vhd
_12_DA[TLC5615]_1/Modelsim/work/altserial_flash_loader/_primary.dat
_12_DA[TLC5615]_1/Modelsim/work/altserial_flash_loader/_primary.vhd
_12_DA[TLC5615]_1/Modelsim/work/altshift_taps/_primary.dat
_12_DA[TLC5615]_1/Modelsim/work/altshift_taps/_primary.vhd
_12_DA[TLC5615]_1/Modelsim/work/altsource_probe/_primary.dat
_12_DA[TLC5615]_1/Modelsim/work/altsource_probe/_primary.vhd
_12_DA[TLC5615]_1/Modelsim/work/altsqrt/_primary.dat
_12_DA[TLC5615]_1/Modelsim/work/altsqrt/_primary.vhd
_12_DA[TLC561

相关说明

  • 本站资源为会员上传分享交流与学习,如有侵犯您的权益,请联系我们删除.
  • 搜珍网是交换下载平台，只提供交流渠道，下载内容来自于网络，除下载问题外，其它问题请自行百度。更多...
  • 本站已设置防盗链，请勿用迅雷、QQ旋风等下载软件下载资源，下载后用WinRAR最新版进行解压.
  • 如果您发现内容无法下载，请稍后再次尝试；或换浏览器；或者到消费记录里找到下载记录反馈给我们.
  • 下载后发现下载的内容跟说明不相乎，请到消费记录里找到下载记录反馈给我们，经确认后退回积分.
  • 如下载前有疑问，可以通过点击"提供者"的名字，查看对方的联系方式，联系对方咨询.
查看所有评论

相关评论

暂无评论内容．

发表评论

*快速评论： 推荐 一般 有密码 和说明不符 不是源码或资料 文件不全 不能解压 纯粹是垃圾
*内　　容：
*验 证 码：
搜珍网 www.dssz.com