CDN加速镜像 | 设为首页 | 加入收藏夹
登陆 | 会员注册
当前位置： 首页 资源下载 源码下载 嵌入式/单片机编程 VHDL编程
收藏

文件名称:SV_AVMM_DMA_DDR3_128M

  • 所属分类：
    VHDL/FPGA/Verilog
  • 标签属性：
    [VHDL] [源码]
  • 上传时间：
    2017-08-20
  • 文件大小：
    30.57mb
  • 已下载：
    1次
  • 提 供 者：
    ldx00*****
  • 相关连接：
    无
  • 下载说明：
    别用迅雷下载，失败请重下，重下不扣分！
修正介绍说明

介绍说明－－下载内容来自于网络，使用问题请自行百度

altera公司avmm借口pcie dma设计实例，在实际工程中应用成功(Altera avmm, Inc., PCIe DMA design example, applied successfully in actual engineering)
相关搜索： avmm dma altera fpga

(系统自动生成,下载前可以参看下载内容)

下载文件列表

SV_AVMM_DMA_DDR3_128M/
SV_AVMM_DMA_DDR3_128M/altpcie_sv_hip_ast_hip_status_bridge.v
SV_AVMM_DMA_DDR3_128M/avgz_pinout.tcl
SV_AVMM_DMA_DDR3_128M/hip_status_hw.tcl
SV_AVMM_DMA_DDR3_128M/pcie_lib/
SV_AVMM_DMA_DDR3_128M/pcie_lib/top/
SV_AVMM_DMA_DDR3_128M/pcie_lib/top/synthesis/
SV_AVMM_DMA_DDR3_128M/pcie_lib/top/synthesis/submodules/
SV_AVMM_DMA_DDR3_128M/pcie_lib/top/synthesis/submodules/afi_mux_ddr3_ddrx.v
SV_AVMM_DMA_DDR3_128M/pcie_lib/top/synthesis/submodules/alt_arbiter_acq.sv
SV_AVMM_DMA_DDR3_128M/pcie_lib/top/synthesis/submodules/alt_mem_ddrx_addr_cmd.v
SV_AVMM_DMA_DDR3_128M/pcie_lib/top/synthesis/submodules/alt_mem_ddrx_addr_cmd_wrap.v
SV_AVMM_DMA_DDR3_128M/pcie_lib/top/synthesis/submodules/alt_mem_ddrx_arbiter.v
SV_AVMM_DMA_DDR3_128M/pcie_lib/top/synthesis/submodules/alt_mem_ddrx_axi_st_converter.v
SV_AVMM_DMA_DDR3_128M/pcie_lib/top/synthesis/submodules/alt_mem_ddrx_buffer.v
SV_AVMM_DMA_DDR3_128M/pcie_lib/top/synthesis/submodules/alt_mem_ddrx_buffer_manager.v
SV_AVMM_DMA_DDR3_128M/pcie_lib/top/synthesis/submodules/alt_mem_ddrx_burst_gen.v
SV_AVMM_DMA_DDR3_128M/pcie_lib/top/synthesis/submodules/alt_mem_ddrx_burst_tracking.v
SV_AVMM_DMA_DDR3_128M/pcie_lib/top/synthesis/submodules/alt_mem_ddrx_cmd_gen.v
SV_AVMM_DMA_DDR3_128M/pcie_lib/top/synthesis/submodules/alt_mem_ddrx_controller.v
SV_AVMM_DMA_DDR3_128M/pcie_lib/top/synthesis/submodules/alt_mem_ddrx_controller_st_top.v
SV_AVMM_DMA_DDR3_128M/pcie_lib/top/synthesis/submodules/alt_mem_ddrx_csr.v
SV_AVMM_DMA_DDR3_128M/pcie_lib/top/synthesis/submodules/alt_mem_ddrx_dataid_manager.v
SV_AVMM_DMA_DDR3_128M/pcie_lib/top/synthesis/submodules/alt_mem_ddrx_ddr2_odt_gen.v
SV_AVMM_DMA_DDR3_128M/pcie_lib/top/synthesis/submodules/alt_mem_ddrx_ddr3_odt_gen.v
SV_AVMM_DMA_DDR3_128M/pcie_lib/top/synthesis/submodules/alt_mem_ddrx_define.iv
SV_AVMM_DMA_DDR3_128M/pcie_lib/top/synthesis/submodules/alt_mem_ddrx_ecc_decoder.v
SV_AVMM_DMA_DDR3_128M/pcie_lib/top/synthesis/submodules/alt_mem_ddrx_ecc_decoder_32_syn.v
SV_AVMM_DMA_DDR3_128M/pcie_lib/top/synthesis/submodules/alt_mem_ddrx_ecc_decoder_64_syn.v
SV_AVMM_DMA_DDR3_128M/pcie_lib/top/synthesis/submodules/alt_mem_ddrx_ecc_encoder.v
SV_AVMM_DMA_DDR3_128M/pcie_lib/top/synthesis/submodules/alt_mem_ddrx_ecc_encoder_32_syn.v
SV_AVMM_DMA_DDR3_128M/pcie_lib/top/synthesis/submodules/alt_mem_ddrx_ecc_encoder_64_syn.v
SV_AVMM_DMA_DDR3_128M/pcie_lib/top/synthesis/submodules/alt_mem_ddrx_ecc_encoder_decoder_wrapper.v
SV_AVMM_DMA_DDR3_128M/pcie_lib/top/synthesis/submodules/alt_mem_ddrx_fifo.v
SV_AVMM_DMA_DDR3_128M/pcie_lib/top/synthesis/submodules/alt_mem_ddrx_input_if.v
SV_AVMM_DMA_DDR3_128M/pcie_lib/top/synthesis/submodules/alt_mem_ddrx_list.v
SV_AVMM_DMA_DDR3_128M/pcie_lib/top/synthesis/submodules/alt_mem_ddrx_lpddr2_addr_cmd.v
SV_AVMM_DMA_DDR3_128M/pcie_lib/top/synthesis/submodules/alt_mem_ddrx_mm_st_converter.v
SV_AVMM_DMA_DDR3_128M/pcie_lib/top/synthesis/submodules/alt_mem_ddrx_odt_gen.v
SV_AVMM_DMA_DDR3_128M/pcie_lib/top/synthesis/submodules/alt_mem_ddrx_rank_timer.v
SV_AVMM_DMA_DDR3_128M/pcie_lib/top/synthesis/submodules/alt_mem_ddrx_rdata_path.v
SV_AVMM_DMA_DDR3_128M/pcie_lib/top/synthesis/submodules/alt_mem_ddrx_rdwr_data_tmg.v
SV_AVMM_DMA_DDR3_128M/pcie_lib/top/synthesis/submodules/alt_mem_ddrx_sideband.v
SV_AVMM_DMA_DDR3_128M/pcie_lib/top/synthesis/submodules/alt_mem_ddrx_tbp.v
SV_AVMM_DMA_DDR3_128M/pcie_lib/top/synthesis/submodules/alt_mem_ddrx_timing_param.v
SV_AVMM_DMA_DDR3_128M/pcie_lib/top/synthesis/submodules/alt_mem_ddrx_wdata_path.v
SV_AVMM_DMA_DDR3_128M/pcie_lib/top/synthesis/submodules/alt_mem_if_nextgen_ddr3_controller_core.sv
SV_AVMM_DMA_DDR3_128M/pcie_lib/top/synthesis/submodules/alt_reset_ctrl_lego.sv
SV_AVMM_DMA_DDR3_128M/pcie_lib/top/synthesis/submodules/alt_reset_ctrl_tgx_cdrauto.sv
SV_AVMM_DMA_DDR3_128M/pcie_lib/top/synthesis/submodules/alt_xcvr_arbiter.sv
SV_AVMM_DMA_DDR3_128M/pcie_lib/top/synthesis/submodules/alt_xcvr_csr_common.sv
SV_AVMM_DMA_DDR3_128M/pcie_lib/top/synthesis/submodules/alt_xcvr_csr_common_h.sv
SV_AVMM_DMA_DDR3_128M/pcie_lib/top/synthesis/submodules/alt_xcvr_csr_pcs8g.sv
SV_AVMM_DMA_DDR3_128M/pcie_lib/top/synthesis/submodules/alt_xcvr_csr_pcs8g_h.sv
SV_AVMM_DMA_DDR3_128M/pcie_lib/top/synthesis/submodules/alt_xcvr_csr_selector.sv
SV_AVMM_DMA_DDR3_128M/pcie_lib/top/synthesis/submodules/alt_xcvr_m2s.sv
SV_AVMM_DMA_DDR3_128M/pcie_lib/top/synthesis/submodules/alt_xcvr_mgmt2dec.sv
SV_AVMM_DMA_DDR3_128M/pcie_lib/top/synthesis/submodules/alt_xcvr_reconfig.sdc
SV_AVMM_DMA_DDR3_128M/pcie_lib/top/synthesis/submodules/alt_xcvr_reconfig.sv
SV_AVMM_DMA_DDR3_128M/pcie_lib/top/synthesis/submodules/alt_xcvr_reconfig_adce.sv
SV_AVMM_DMA_DDR3_128M/pcie_lib/top/synthesis/submodules/alt_xcvr_reconfig_adce_datactrl_sv.sv
SV_AVMM_DMA_DDR3_128M/pcie_lib/top/synthesis/submodules/alt_xcvr_reconfig_adce_sv.sv
SV_AVMM_DMA_DDR3_128M/pcie_lib/top/synthesis/submodules/alt_xcvr_reconfig_analog.sv
SV_AVMM_DMA_DDR3_128M/pcie_lib/top/synthesis/submodules/alt_xcvr_reconfig_analog_sv.sv
SV_AVMM_DMA_DDR3_128M/pcie_lib/top/synthesis/submodules/alt_xcvr_reconfig_basic.sv
SV_AVMM_DMA_DDR3_128M/pcie_lib/top/synthesis/submodules/alt_xcvr_reconfig_cal

相关说明

  • 本站资源为会员上传分享交流与学习,如有侵犯您的权益,请联系我们删除.
  • 搜珍网是交换下载平台，只提供交流渠道，下载内容来自于网络，除下载问题外，其它问题请自行百度。更多...
  • 本站已设置防盗链，请勿用迅雷、QQ旋风等下载软件下载资源，下载后用WinRAR最新版进行解压.
  • 如果您发现内容无法下载，请稍后再次尝试；或换浏览器；或者到消费记录里找到下载记录反馈给我们.
  • 下载后发现下载的内容跟说明不相乎，请到消费记录里找到下载记录反馈给我们，经确认后退回积分.
  • 如下载前有疑问，可以通过点击"提供者"的名字，查看对方的联系方式，联系对方咨询.
查看所有评论

相关评论

暂无评论内容．

发表评论

*快速评论： 推荐 一般 有密码 和说明不符 不是源码或资料 文件不全 不能解压 纯粹是垃圾
*内　　容：
*验 证 码：
搜珍网 www.dssz.com