CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 资源下载 源码下载 嵌入式/单片机编程 VHDL编程

文件名称:UART

  • 所属分类:
  • 标签属性:
  • 上传时间:
    2012-10-26
  • 文件大小:
    248.25kb
  • 已下载:
    0次
  • 提 供 者:
  • 相关连接:
  • 下载说明:
    别用迅雷下载,失败请重下,重下不扣分!

介绍说明--下载内容来自于网络,使用问题请自行百度

自己实用Verilog编写的UART程序,1位开始位,8位数据位,1位停止位,本测试程序配置完管脚后,实用串口大师发送数据,则返回数据为发送数据+1-Verilog prepared their own UART practical procedures to start a bit, 8 data bits, 1 stop bit, the test procedure End pin configuration, the utility serial Master to send data, send data back data+1
相关搜索: UART uart vhdl

(系统自动生成,下载前可以参看下载内容)

下载文件列表

UART/UART.prj
UART/synthesis/.recordref
UART/synthesis/stdout.log
UART/synthesis/traplog.tlg
UART/synthesis/uart_test.areasrr
UART/synthesis/uart_test.edn
UART/synthesis/uart_test.fse
UART/synthesis/uart_test.map
UART/synthesis/uart_test.sdf
UART/synthesis/uart_test.srd
UART/synthesis/uart_test.srm
UART/synthesis/uart_test.srr
UART/synthesis/uart_test.srs
UART/synthesis/uart_test.tlg
UART/synthesis/uart_test_sdc.sdc
UART/synthesis/uart_test_syn.prd
UART/synthesis/uart_test_syn.prj
UART/synthesis/syntmp/sap.log
UART/synthesis/syntmp/uart_test.msg
UART/synthesis/syntmp/uart_test.plg
UART/synthesis/syntmp
UART/synthesis
UART/simulation/meminit.dat
UART/simulation/modelsim.ini
UART/simulation/modelsim.ini.sav
UART/simulation
UART/hdl/rec.v
UART/hdl/send.v
UART/hdl/uart_test.v
UART/hdl
UART/designer/impl1/designer.log
UART/designer/impl1/uart_test.adb
UART/designer/impl1/uart_test.ide_des
UART/designer/impl1/uart_test.stp
UART/designer/impl1/uart_test.tcl
UART/designer/impl1/uart_test.dtf/verify.log
UART/designer/impl1/uart_test.dtf
UART/designer/impl1
UART/designer
UART

相关说明

  • 本站资源为会员上传分享交流与学习,如有侵犯您的权益,请联系我们删除.
  • 搜珍网是交换下载平台,只提供交流渠道,下载内容来自于网络,除下载问题外,其它问题请自行百度。更多...
  • 本站已设置防盗链,请勿用迅雷、QQ旋风等下载软件下载资源,下载后用WinRAR最新版进行解压.
  • 如果您发现内容无法下载,请稍后再次尝试;或换浏览器;或者到消费记录里找到下载记录反馈给我们.
  • 下载后发现下载的内容跟说明不相乎,请到消费记录里找到下载记录反馈给我们,经确认后退回积分.
  • 如下载前有疑问,可以通过点击"提供者"的名字,查看对方的联系方式,联系对方咨询.

相关评论

暂无评论内容.

发表评论

*快速评论: 推荐 一般 有密码 和说明不符 不是源码或资料 文件不全 不能解压 纯粹是垃圾
*内  容:
*验 证 码:
搜珍网 www.dssz.com