文件名称:4bit_buma_adder
-
所属分类:
- 标签属性:
- 上传时间:2012-11-16
-
文件大小:2.27kb
-
已下载:0次
-
提 供 者:
-
相关连接:无下载说明:别用迅雷下载,失败请重下,重下不扣分!
介绍说明--下载内容来自于网络,使用问题请自行百度
Verilog作业 :自己写的源码输入,补码输出的,由状态机控制的四位加法器,为保证时序,加法器模块为超前近位加法器,包含测试台,通过 Modelsim 、Synplify仿真。-Verilog operation: the source code to write their own input, complementary code output by the state machine to control the four adder, in order to ensure timing, adder module ahead of the last bit adder, including test bed, through the Modelsim, Synplify simulation.
(系统自动生成,下载前可以参看下载内容)
下载文件列表
4bit_buma_adder/
4bit_buma_adder/adder.v
4bit_buma_adder/adderfms.v
4bit_buma_adder/add_top.v
4bit_buma_adder/adder.v
4bit_buma_adder/adderfms.v
4bit_buma_adder/add_top.v
本网站为编程资源及源代码搜集、介绍的搜索网站,版权归原作者所有! 粤ICP备11031372号
1999-2046 搜珍网 All Rights Reserved.