CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 资源下载 搜索资源 - 时序控制

搜索资源列表

  1. FIFO

    0下载:
  2. FIFO先进先出,控制时序,对urat、SDRAM、DAC等时序理解都有帮助-FIFO FIFO control the timing of urat, SDRAM, DAC and other timing understanding have helped
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-22
    • 文件大小:6571362
    • 提供者:刘佳益
  1. qudong2

    0下载:
  2. msp430的电机驱动,其中P3.0—P3.3为步进电机时序输出,P1.4、P1.5为正反转、 启动控制引脚 。P1.2、P1.3为速度控制引脚 -msp430 motor drive, which P3.0-P3.3 timing of the stepper motor output, P1.4, P1.5 is reversing, Start control pin. P1.2, P1.3 for the speed control pin
  3. 所属分类:CSharp

    • 发布日期:2017-04-28
    • 文件大小:129348
    • 提供者:黄震
  1. 315MHZ_RF_CTRL

    0下载:
  2. 315M HZ RF发射端控制时序,使用单片机模拟RF编程器。-315M HZ RF transmitter control timing, the use of single-chip analog RF programmer.
  3. 所属分类:单片机(51,AVR,MSP430等)

    • 发布日期:2017-04-12
    • 文件大小:688
    • 提供者:
  1. fft

    4下载:
  2. 实现功能:基8实现64点FFT处理器(进行两次8点FFT计算,采用基8进行64点) 详细说明:硬件结构包括六部分,分别为输入模块、8点FFT模块、乘法模块、顺序调整模块、输出模块和总控制模块。 其中,输入模块的主要功能是将串行输入的64个数据进行分类,分成8批次,每次8个输入到8点FFT模块中进行计算。 8点FFT模块:FFT是DFT的快速算法,当点数较大时,可以较大的减少DFT的运算量。常用的FFT算法主要有两种,分别为按时间抽选的FFT算法(DIT-FFT)和按频率抽选的FFT算
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-26
    • 文件大小:33072
    • 提供者:李圣华
  1. Verilog-for-SDcard

    0下载:
  2. 啊,我前段时间编这个,当时晕的,用verilog做SD卡的例子网上很少,我当时找了好多C语言的,主要是知道发送命令的顺序和控制流程,你可以先做好SPI部分,运用C程序的发送命令顺序,把SD卡初始化,提取SD卡特定寄存器看成不成功,其实只要SPI时序没问题,一般没问题,之后用Winhex看看你的SD卡的FAT系统,网上有学习用的资料,好好算算数,之后应该可以做到直接读写SD卡,但若想随意读写SD卡工作量太大了,我还没这勇气-Ah, I make this a while ago, at that
  3. 所属分类:Mathimatics-Numerical algorithms

    • 发布日期:2017-04-15
    • 文件大小:5013
    • 提供者:王宇
  1. Application-of-DS18B20-Comments

    0下载:
  2. 单片机控制单总线器件,DS18B20的时序操作非常关键,本文讲述如何控制单总线器件-SCM single bus device, DS18B20 timing is critical to the operation, this article describes how to control a single bus device
  3. 所属分类:Other Embeded program

    • 发布日期:2017-04-30
    • 文件大小:191622
    • 提供者:李建峰
  1. 遥控器滚动码解码源程序

    0下载:
  2. 应用前景: PT固定码,EV学习码都是明码数据传输,数据捕抓后可直接仿真时序则可控制对应设备。如果对按全性要求高的设备,如电动车锁,汽车门锁。开关防盗门等那就一定要使用具有加密的编码才能有效保护设备的安全。
  3. 所属分类:文档资料

  1. LCD1602

    0下载:
  2. 由于 1602 是慢速设备,根据我们显示网址 32 个字符的架构,我们在顶层设计了一个FIFO, 在开始工作的时候一次性把要显示的字符传到在LCD1602上显示RedCore网址 FIFO中,在1602控制层代码中再从FIFO读出送 去显示,加FIFO的好处是,高速的TOP层可以不用去等待慢速的1602写时序,把两个层次的模块 独立开来。-Since 1602 is a slow device, according to our display URL to 32 charac
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-03
    • 文件大小:890198
    • 提供者:吴状态
  1. Desktop

    0下载:
  2. 一个飞机游戏,只是娱乐,可以初学如何使用dos下的时序和界面坐标控制,有点像儿时小霸王的打蜜蜂-a game about the plane
  3. 所属分类:Other Games

    • 发布日期:2017-04-30
    • 文件大小:19077
    • 提供者:c_ocean
  1. driver

    0下载:
  2. 1. 硬件基于HC-SR04模块,可自行查找。 2. 代码PWM模块用于测试中断响应性能, 背光部分注释掉是因为和PWM复用了。 3. 测试中断响应性能时不要使用在中断上半部使用printk()方式,否则延时会到ms级。 4. 代码中注册的字符设备可不需要,创建的内核线程用于控制时序。 3. 由于超声波采用的是普通的GPIO中断,而且精度需要达到us级,当有许多高优先级的中断需要处理时, 驱动响应会延迟导致得到的时间不同,稳定性会大大下降,只可作为参考,如果要商用最好使用专用
  3. 所属分类:Driver develop

    • 发布日期:2017-04-14
    • 文件大小:2816
    • 提供者:赵帅
  1. 7670

    0下载:
  2. 采用STM32单片机驱动OV7670摄像头,严格控制时序,能够让你更好地学习摄像头。-Using STM32 Microprocessor OV7670 camera, and strictly control the timing, allowing you to learn better camera.
  3. 所属分类:Embeded-SCM Develop

    • 发布日期:2017-05-16
    • 文件大小:4022984
    • 提供者:wangshucai
  1. Stepper-motor-drive-control

    0下载:
  2. 1.了解步进电机的工作原理。 2.掌握用FPGA产生驱动步进电机的时序。 3.掌握用FPGA来控制步进电机转动的整个过程。 -Stepper motor drive control
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-30
    • 文件大小:146770
    • 提供者:漆广文
  1. P_MAS_TG-master

    0下载:
  2. 线性时序逻辑方法的实现,实现对机器人的运动规划与控制,在python中实现。-For linear temporal logic methods to realize the robot motion planning and control, in python.
  3. 所属分类:Algorithm

    • 发布日期:2017-05-04
    • 文件大小:505154
    • 提供者:chenbin
  1. Current_Control

    0下载:
  2. 用于汽车DCT换挡控制,包含换挡策略以及换挡时序,主要为电流控制方式-For the automotive DCT shift control, including the shift strategy and the timing of the shift
  3. 所属分类:SCM

    • 发布日期:2017-05-06
    • 文件大小:646975
    • 提供者:徐天骄
  1. spi_module

    0下载:
  2. 使用FPGA编辑Verilog语言来实现控制SPI,完成SPI时序,并在该时序下实现数据的传输和接收。-FPGA and SPI
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-12
    • 文件大小:940
    • 提供者:gxb
  1. iic

    0下载:
  2. 通过iic时序的控制以及其读写,进行相应的设计-Through the iic timing control and their reading and writing, the corresponding design
  3. 所属分类:Driver develop

    • 发布日期:2017-04-13
    • 文件大小:1817
    • 提供者:吴华富
  1. fpga_ztj

    0下载:
  2. 对于FPGA状态机的设计心得 对于FPGA状态机的设计分为两类,分为mealy状态机和Moore状态机,mealy状态机的输出不仅与当前输入有关还与当前状态有关,而Moore状态机的输出仅与当前状态有关。对于状态机描述首先要知道输入,输出,当前状态,下一个状态的基本定义。 对不状态机的设计,首先要有一个初始状态,一般命名为IDLE,其状态一般设定在复位信号到来时。 对于时钟敏感的信号,在其最大的一个时钟周期作为总的状态循环,最下的一个时钟信号最为一个状态指令,一般用于时序图的描述;对
  3. 所属分类:Project Design

    • 发布日期:2017-04-13
    • 文件大小:2365
    • 提供者:宇龙
  1. VGA_disp

    0下载:
  2. clk divid 模块为分频电路,对50MHz 系统时钟进行分频产生50M/7Hz 的像素时钟。VGA control 模块为VGA 显示控制电路模块,在像素时钟的驱动下首先产生行频信号,而后对行频信号进行分频产生58Hz 场频信号。由于VS 与HS 信号具有严格的时序匹配,即VS 信号必须为HS 信号的整数倍,以保证在场频信号有效期间,能够完整数行的扫描,本设计利用对行频信号进行计数分频来产生场频信号。-Clk divid module for the frequency circuit,
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-07
    • 文件大小:1260981
    • 提供者:panda
  1. traffic_control1

    0下载:
  2. (1) 学习和掌握了解分频电路、通用同步计数器、异步计数器的使用方法; (2) 理解Moore和Mealy两种状态机的一般编程方法,能够按工程控制需求设计相应的逻辑和时序控制程序。 以开发板上的六盏LED小灯模拟,三盏小灯模拟一个方向的红黄绿交通灯灯,用VHDL语言编程实现红绿交通灯控制程序。 -(1) to learn and master the understanding of frequency division circuit, universal synchronous
  3. 所属分类:assembly language

    • 发布日期:2017-05-06
    • 文件大小:602074
    • 提供者:Cherry_RF
  1. FPGA-Traffic-Light-Controller

    0下载:
  2. (1) 学习和掌握了解分频电路、通用同步计数器、异步计数器的使用方法; (2) 理解Moore和Mealy两种状态机的一般编程方法,能够按工程控制需求设计相应的逻辑和时序控制程序。 以开发板上的六盏LED小灯模拟,三盏小灯模拟一个方向的红黄绿交通灯灯,用VHDL语言编程实现红绿交通灯控制程序。 -(1) to learn and master the understanding of frequency division circuit, universal synchronous
  3. 所属分类:assembly language

    • 发布日期:2017-05-05
    • 文件大小:64454
    • 提供者:Cherry_RF
« 1 2 ... 14 15 16 17 18 1920 »
搜珍网 www.dssz.com