搜索资源列表
COS-ii-C51
- μC/OS-II在C8051F上的移植 2007-9-5 14:17:36 收藏 | 打印 | 投票(15) | 评论(0) | 阅读(11758) ◇字体：［大 中 小］在嵌入式应用中，使用RTOS的最主要原因是提高系统的可靠性，其次是提高开发效率、缩短开发周期。μC/OS-II 是一个基于优先级的抢占式实时内核，支持56 个用户任务，90 的代码使用标准的ANSI C语言书写，程序可读性强，移植性好，代码可固化，可裁剪，非常灵活。C8051F是美国Cygnal公司生产的与51系列兼容的微控制
CPU-tool-chain-design
- 摘要：EDA技术的成熟和进步，缩短了微处理器硬件设计和综合的周期。同时，开发工具链设计的自动化，已成了高效率、高质量嵌入式微处理器设计的重要内容。本文提出了采用体系结构描述语言(ADL)实现微处理器开发工具链自动设计的有效方法。针对ADL描述流水线的局限性，进行了扩展改进，因而使改进后的ADL能用来直接描述流水线。新方法在CK幸CORE开发工具链设计中的应用表明，比用GNU工具链功效有了显著提高。-Abstract: EDA technologies mature and progress, r
Simulators
- 基于VC++的MIPS五级整数流水线模拟系统，附有设计文档与源代码-VC++ for MIPS based on five integer pipeline simulation system, with design documents and source code
daobao
- 基于PCL-812PG采集卡的开关量通道，实现模拟流水线打包机工作过程的c代码。-PCL-812PG acquisition card based on the digital channel for analog line packer working process of the c code
cpu
- 16位的5级流水线cpu 采用vhdl代码 modelsim编译仿真-5-stage pipeline 16-bit cpu compiled simulation using modelsim vhdl code
FPGASquare-RootRaised-CosineFilter
- 数字通信系统中, 基带信号的频谱一般较宽, 因此 传递前需对信号进行成形处理, 以改善其频谱特性,使 得在消除码间干扰与达到最佳检测接收的前提下,提高信道的频带利用率。目前,数字系统中常使用的波形成形滤波器有平方根升余弦滤波器、 高斯滤波器等。设计方法有卷积法或查表法, 其中: 卷积法的实现,需要消耗大量的乘法器与加法器,以构成具有一定延时的流水线结构。为降低硬件消耗,文献提出了一种分-FPGA Implementation of Square Root Raised Cosine Pu
OpenGL-Programming
- 对opengl编程图形流水线的每个流程进行了详尽的描述,英文版,很有用.-Opengl programming graphics pipeline for each process a detailed descr iption, in English, very useful.
computer_systems_a_programmers
- 深入理解计算机操作系统 英文 2th 本书从程序员的视角详细阐述计算机系统的本质概念，并展示这些概念如何实实在在地影响应用程序的正确性、性能和实用性。全书共12章，主要内容包括信息的表示和处理、程序的机器级表示、处理器体系结构、优化程序性能、存储器层次结构、链接、异常控制流、虚拟存储器、系统级I/O、网络编程、并发编程等。书中提供大量的例子和练习，并给出部分答案，有助于读者加深对正文所述概念和知识的理解。 本书的最大优点是为程序员描述计算机系统的实现细节，帮助其在大脑中构造一个层次型
DLX
- DLX 处理器 (发音为 "DeLuXe")是Hennessy 和Patterson合著一书《Computer Architecture - A Quantitative Approach》中流水线处理器的例子。WinDLX是一个基于Windows的模拟器。本教程通过一个实例介绍WinDLX的使用方法。WinDLX模拟器能够演示DLX流水线是如何工作的。-DLX processor (pronounced " DeLuXe" ) is Hennessy and Patterson
he-pipeline-processing-stages
- n个任务在流水线上进行m个阶段的加工 ，每一阶段至少有一台机器且至少有一个阶段存在多台机器，并且同一阶段上各机 器的处理性能相同，在每一阶段各任务均要完成一道工序，各任务的每道工序可以 在相应阶段上的任意一台机器上加工，已知任务各道工序的处理时间，要求确定所 有任务的排序以及每一阶段上机器的分配情况，使得调度指标(一般求Makespan)最 小。-n-m on the task in the pipeline processing stages,
FastDLX
- FastDLX模拟器是一个用C语言编写的，结构精简、功能全面的DLX模拟器，除了模拟DLX流水线的全部功能外，它还能够模拟分离的指令Cache和数据Cache的行为。-FastDLX is a DLX monitor
code
- 浙江大学体系结构实验代码 实现流水线的forwarding-Architecture, Zhejiang University Experimental code pipeline forwarding
exp7_final
- CPU流水线设计 实现旁路 停顿 和 控制竞争处理 源代码-CPU pipeline design and control of competition to achieve bypass stop processing the source code
Tomasulo
- Tomasulo模拟器，系统结构流水线的乱序执行模拟-Tomasulo simulator, system architecture simulated order execution pipeline
mips3
- Modelsim+DC开发的4级流水线结构的MIPS CPU-mips 4level cpu
forwarding
- 浙江大学体系结构实验课代码，5级流水线实现旁路和停顿-5-stage pipeline to achieve realization of the bypass pipeline bypass pause 5 pause
exp8
- 浙江大学体系结构实验课代码 实现5级流水线带有停顿，旁路和控制竞争的处理。-Experimental Architecture, Zhejiang University course code with a pause 5-stage pipeline, bypassing the treatment and control of competition.
sobel
- 多级流水线8位sobel图像处理边缘检测程序-sobel edge detection
FIR_FPGAlllll
- 本文运用vhdl语言，研究了对于FIR滤波器（流水线）的实现与改进，欢迎学习-In this paper, vhdl language study for the FIR filter (line) implementation and improvement are welcome to learn
eetop.cn_fft
- 采用全流水线结构，供初学者参考，附有仿真波形图，代码中上有可以改进之处，如蝶形单元中可以将4次乘法简化为3次乘法，不过要预先对旋转因子做处理，第一次上传，如有不妥之处，还请大家指正，谢谢。 -With full pipeline structure, reference for beginners, with a simulation waveform diagram, the code can be on improvements, such as the butterfly unit