搜索资源列表
VHDLexample49
- VHDL的49个例子，例子丰富，有计数器、状态机、寄存器、汉明纠错码编码器、游戏程序-VHDL 49 examples, examples of rich, counters, state machines, register, Hamming ECC encoder, Games, etc.
statekey
- 一个用过的最好的用状态机做的键盘程序，可代替任何键盘-used one of the best state machine with a keyboard, may replace any keyboard
d_0609030843321
- 用有限状态机实现的走迷宫演示程序，用到了opengl，可以当作DEMO来用-finite state machine to achieve the Maze demo program, used the opengl, to be used as DEMO
MyREG
- 我的一个利用有限状态机的正则表达式的实现。-I use a finite state machine in the regular expression is achieved.
changyongdevhdl
- 4位乘法器,4位除法器 8位数据锁存器,8位相等比较器,带同步复位的状态 机,元件例化与层次设计,最高优先级编码器-four multipliers, dividers four eight data latches, and eight other phase comparators, synchronous reset with the state machine, the component level with the cases of design, the highest
irctl
- 状态机的典范-HT6222红外遥控芯片接收程序-state machine model-HT6222 infrared remote control receiver chip process
zhuangtaiji
- 这个是我新编译的程序代码，主要是实现状态机的采样功能-this is my translation of the new code, the main state machine is the sampling function
ExpState
- 使用状态机求浮点数真值 该程序用ANSI C编写,用TC或VC编译均可, 运行时输入一个符点数,即可得到真值 -use of state aircraft for the true value of the float process with ANSI C, TC or VC compiler can, running a website import quota, can be the true value
03034
- verilog中的一个不用状态机和决断函数就可以实现多重函数赋值的例子，希望对你用帮助。-verilog of a state machine and no decisive function could achieve multiple functions assigned to the case, you want to help.
13-310010_FSM
- 10010序列检测，用状态机来实现，非常方便-10010 Sequence Detection using the state machine to achieve very convenient
rDUNclientBeta1
- PPP协议的状态机实现例子-PPP agreement FSM example
Python_State
- 可爱的 Python：使用状态机 Python 中的算法和编程方法 -lovely Python : Python use of the state machine of algorithms and programming method
VHDL
- 基才VHDL状态机设计的智能交通控制灯 设计 有需要的可以看一下-only VHDL-based state machine design and intelligent traffic control lights need to design can look at the
VHDL
- 基才VHDL状态机设计的智能交通控制灯 有需要的可以看一下-only VHDL-based state machine design and intelligent traffic control lights need to see what
PN-arraycheck
- 在QuartusII运用ＡＨＤＬ语言，首先设计出PN发生器来产生一个11位的数据流在整个周期内有效数据有 =2047位；再设计状态机用来检测串行数据流中的序列。运用两个个计数器分别对PN码计数以及序列出现的次数计数。改变ＰＮ码结构可以作为通用数列检测器
maxbijiao
- 在quaters下写的比较数的大小输出，verilog语言写的，具有状态机和存储器
modem
- 一种MNODEM的控制程序.采用状态机的机制实现.
jtag_logic
- USB下载线的vhdl程序,实现USB协议和JTAG接口的转换,用状态机实现的
verilog_usbblaster
- 用verilog编写的USB下载线程序 实现USB协议和JTAG接口的数据转换实现状态机
21312140
- 一个简单的计算器 状态机状态间转换实现操作符号的使用，在vc.net编译通过