搜索资源列表
FPGA_CODE
- MT9P031 FPGA代码，包含图像采集，I2C配置等-MT9P031 verilog code, image capture, I2C regestrer
test2_fpga_led
- 基于FPGA_cycloneIV代FPGA的简单程序，含管脚配置文件。实现了IO的控制。可以点亮一个LED灯。-Based on a simple program FPGA_cycloneIV behalf of the FPGA, including pin configuration files. Realized IO control. You can light up a LED lamp.
pll_prj
- PLL配置仿真实验 PLL，即锁相环。简单的理解，给PLL 一个时钟输入（一般是外部晶振时钟）， 然后经过PLL 内部的处理以后，在PLL 的输出端口就可以得到一定范围的时钟频 率。其之所以应用广泛，因为从PLL 输出得到的时钟不仅仅从频率和相位上比较 稳定，而且其时钟网络延时也相比内部逻辑产生的分频时钟要小得多。-Altera FPGA Cyclone
udp_send1
- 基于FPGA的UDP硬件协议栈， 全部用SystemVerilog写的，不需CPU参与，包括独立的MAC模块。 支持外部phy的配置，支持GMII和RGMII模式。 以下是接口 input clk50, input rst_n, /////////////////////// //interface to user module input [7:0] wr_data, input wr_clk, input wr_en, output
ADP5052.PDF
- 多路稳压输出，可配置个电压，非常适合用于fpga电源-Multiple regulated output voltage can be configured very suitable for fpga power
CD1_MT9M034_DISPLAY_SAVE
- 基于FPGA的MT9M034图像采集显示并存在TF卡是的例程，FPGA和SDRAM完成了RAW图像的采集和转成RGB，并通过VGA显示。NIOS完成了RGB图像存成BMP图像的功能和CMOS的IIC配置-Based on FPGA MT9M034 image acquisition and displayed and TF card is routines, FPGA and SDRAM completed the acquisition of raw image and convert the
FPGA_partial_reconfiguration
- 本文主要基于Xilinx平台，详细阐述了有关FPGA的部分重配置的基本原理和实现，很有参考价值！-In this paper, the basic principle and based on Xilinx platform, elaborated about the FPGA partial reconfiguration, a good reference!
gtx_interface_ip
- 高速串行设计FPGA-GTX IP设置生成，可动态配置速率2.4Gbps，1.2Gbps，0.6Gbps，自适应链接-High-speed serial design FPGA-GTX IP settings generated dynamically configurable rate of 2.4Gbps, 1.2Gbps, 0.6Gbps, adaptive link
gtx_drp
- 高速串行设计FPGA-GTX IP设置生成drp模块，可动态配置速率2.4Gbps，1.2Gbps，0.6Gbps，自适应链接-High-speed serial design FPGA-GTX IP setting generation drp module, dynamically configurable rate 2.4Gbps, 1.2Gbps, 0.6Gbps, adaptive link
ov5640
- fpga控制CMOS相机ov5640采集图像，包括相机配置，ddr缓存，vga显示三个模块。直接可用-fpga control CMOS camera ov5640 capture images, including camera configuration, ddr cache, vga three display modules. Directly available
sht1x
- sht1x fpga实现，实测可以正确配置及读取-sht1x fpga u5B9E u73B0 uFF0C u5B9E u6D4B u53EF u4EE5 u6B63 u786E u914D u7F6E u53CA u8BFB u53D6
pluse_count
- 以利用FPGA系统时钟分频对定时器进行配置和定时操作。-To take advantage of the FPGA system clock frequency division for timer configuration and operation regularly
adv7390_test_U29_auto
- ADV7390芯片for FPGA XC7K325T的测试程序，内包含芯片的SPI配置参数，程序烧录进FPGA后接BNC线可以在监视器上看到滚动的彩条。- ADV7390 for chip FPGA testing procedures XC7K325T, SPI configuration parameters included in the chip, the program downloaded into FPGA connected to the BNC line can se
AN84868 - Source files for FX3 Firmware
- 通过Cypress的EZ-USB FX3的SPI接口对Xilinx FPGA进行配置(AN84868 shows you how to configure a Xilinx FPGA over a slave serial interface using FX3 which is the next-generation USB 3.0 peripheral controller.)
syn_dp_fifo.v
- 同步双端口FIFO, 可同时读写，FIFO深度宽度可通过参数配置，带SV断言测试。(Dual Port Synchronization FIFO for ASIC/FPGA)
oscillo_1
- 简单数字示波器的verilog设计,涉及到时钟同步，FIFO的配置和使用，非常适合用来学习FPGA以及熟悉quartus II 软件。(digital oscilloscope design)
spi_master
- SPI通信：串行flash的读写擦除命令通过SPI接口进行通信。? CPU芯片与FPGA通过SPI接口进行通信。? 其他功能集成电路芯片参数寄存器配置。例如DAC芯片内部有很多寄存器（因为芯片有很多功能，要通过设置寄存器不同的开关来打开或关闭相应的功能，一上电去初始化寄存器）需要我们去配置。FPGA一上电也是通过配置芯片里边来读取数据，然后配置FPGA内部的SRAM。FPGA是读取FLASH里边的串行数据，读取完校验完才配置到我们的FPGA的SRAM中去。速度比串口快，而且是同步传输。(Th
microblaze实例教程
- 一般而言，Xilinx Microblaze会被用来在系统中做一些控制类和简单接口的辅助性工作，比如运行IIC、SPI、UART之类的低速接口驱动，对FPGA逻辑功能模块初始化配置及做些辅助计算等等。类程序的代码量普遍不大，常常在十几KB到几时KB之间，因此对存储的需求通常也不是太高，使用FPGA内部RAM资源便已经够用(Generally speaking, Xilinx Microblaze will be used to do some auxiliary work of control
API-MHAL
- 该API为软件开发人员提供了使用调制解调器硬件抽象的信息波形目标配置中的层（MHAL）接口。MHAL API从应用软件中提取JTR通道调制解调器接口。 MHAL API支持通用处理器上托管的应用程序组件之间的通信（GPP），调制解调器数字信号处理器（DSP）和/或调制解调器现场可编程门阵列（FPGA）的。(This API provides information to the software developer to utilize the Modem Hardware Abstracti
SRIO_4x_DSP2FPGA
- C6678开发板高速串口与FPGA之间的通信配置，应用程序(Communication Configuration between High Speed Serial Port of C6678 Development Board and FPGA, Application Program)