搜索资源列表
Digital_030423
- 服务器的的板在载控制器的AHDL程序,包括原理图编译,用在EPM7128上(CPLD).-server board controller is contained in the AHDL procedures, including schematic compiler, the use EPM7128 (CPLD).
脉冲记时CPLD
- 工作原理： 脉冲输入，记录30个脉冲的间隔时间（总时间），LED显示出来，牵涉到数码管的轮流点亮，以及LED的码。输入端口一定要用个 74LS14整一下，图上没有。数码管使用共阴数码管。MAXPLUS编译。 测试时将光电门的信号端一块连接到J2口的第三管脚，同时第一管脚为地，应该与光电门的地连接（共地）。 开始测试： 按下按键，应该可以见到LED被点亮，指示可以开始转动转动惯量盘，等遮光片遮挡30次光电门后， LED熄灭，数码管有数字显示，此为时间值，单位为秒，与智
4510bios
- Writing Efficient C for ARM 基于ARM内核微处理器操作系统的移植 基于ARM的嵌入式开发(PDF ARM中国) ARM+DSP+CPLD开发板 s3c2410(arm9)protel99格式的原理图和PCB图 -Writing Efficient C for ARM microprocessor-based ARM core operations transplantation of ARM-based emb
4510demo
- Writing Efficient C for ARM 基于ARM内核微处理器操作系统的移植 基于ARM的嵌入式开发(PDF ARM中国) ARM+DSP+CPLD开发板 s3c2410(arm9)protel99格式的原理图和PCB图-Writing Efficient C for ARM microprocessor-based ARM core operations transplantation of ARM-based embedded deve
SS7160.ZIP
- 该代码为配合7号信令模块MK50H27的cpld(xilinx 95144)的逻辑代码,其中包括了VHDL及原理图.-the code to meet on the 7th of signaling modules MK50H27 cpld (Xilinx 95144 ) logic code, which included a schematic and VHDL.
VHDL_Development_Board_Sources
- 这是我最近买的一套CPLD开发板VHDL源程序并附上开发板的原理图,希望对你是一个很好的帮助!其中内容为:8位优先编码器,乘法器,多路选择器,二进制转BCD码,加法器,减法器,简单状态机,四位比较器,7段数码管,i2c总线,lcd液晶显示,拨码开关,串口,蜂鸣器,矩阵键盘,跑马灯,交通灯,数字时钟.-which I have recently bought a CPLD Development Board VHDL source code accompanied the development
EPM7064
- 刚刚学习CPLD的绝对有用，这是由altera公司MAX7000s系列组成的最小系统，CPLD为EPM7064，封装PLCC，绝对完整，包括原理图和PCB图，板子已经调试成功，注意用protel DXP打开，特别适合于CPLD初学者。-just learning CPLD absolutely useful, This is the company MAX7000s altera series consisting of the smallest system, CPLD for the EPM
DSPCPLD
- dsp与cpld的连接原理图，华绑的哦！-dsp and cpld connection diagram, China tied Oh!
usb_jtag-20070128-1751
- 网上流传的usb_blaster原理图里的CPLD源码,主要是实现usb时序转换成JATG时序输出！-spreading online usb_blaster tenets of the CPLD Ituri source, usb key is timing converted into JATG sequential output!
Altera_Cable
- CPLD开发电缆原理图,绝好的东东!!! CPLD开发电缆原理图,绝好的-CPLD development cable diagram, the Eastern excellent! ! ! CPLD development cable diagram, Eastern excellent!
modianshiyan_1
- 用原理图输入法设计门电路 一、 实验目的 ◆通过一个简单的反向器的现实，初步了解CPLD开发的全过程。 ◆学会利用软件仿真和硬件实现对数字电路的逻辑功能进行验证和分析。 ◆能够通过CPLD开发实现具有反向器功能的数字电路。 二、实验软件主要功能的介绍...........
cpldcable
- cpld下载原理图 cpld下载原理图-cpld download diagram cpld download diagram
altera_USB_blaste
- altera USB blaste 制作全套资料。包括原理图、93LC46的配置文件和CPLD的VHDL源程序。-altera USB blaste produced full set of information. Including drawings, 93LC46 configuration files and CPLD VHDL source.
cpldTo8051
- CPLD与8051的总线接口的VHDL设计源码,包括原理图,VHDL语言的源程序,仿真波形,设计的详细说明-CPLD and 8051 bus interface VHDL design source code, including drawings, VHDL source, waveform simulation, design details
JTAGFORARMCPLD
- ARM和CPLD的JTAG的原理图，以及PCB图，为公司做的，顺便发出来，有需要的可以下栽
IO
- C51-CPLD联合开发板的原理图。以调试通过，并做出成品，功能还算可以！
code
- 其中两个项目自己做的：一个是雷达模拟跟踪，基于FPGA/CPLD的，里面包含了PCB和VHDL码，还有一个是SDIO的驱动程序（包括PCB原理图，SDIO协议方面的资料还有就是源码，这项目可用），还有一些嵌入式方面的资料，如TCP/IP协议栈的实现，FPGA的一些仿真实例
2812sch
- 2812开发板原理图和使用说明，板上有AD,MIC,CPLD，以太网，按键，usb
SIJTQ6tQ
- 利用一块芯片完成除时钟源、按键、扬声器和显示器（数码管）之外的所有数字电路功能。所有数字逻辑功能都在CPLD器件上用VHDL语言实现。这样设计具有体积小、设计周期短（设计过程中即可实现时序仿真）、调试方便、故障率低、修改升级容易等特点。 本设计采用自顶向下、混合输入方式（原理图输入—顶层文件连接和VHDL语言输入—各模块程序设计）实现数字钟的设计、下载和调试。 一、 功能说明 已完成功能 1. 完成秒／分／时的依次显示并正确计数； 2. 秒／分／时各段个位满10正确进位
EMP7032SLC44
- 这是本人亲自造过的CPLD最小系统图纸，保证可以用，因为造出过实物的，可以找我问问题或者买样品，付材料钱和运费就可以了(This is the CPLD minimum system drawing I made by myself. It guarantees that it can be used, because it can ask me questions or buy samples, and pay for material and shipping cost.)