搜索资源列表
实验一 进程、线程的控制
- 设计一个有 N个进程共行的进程调度程序。 进程调度算法：采用最高优先数优先的调度算法（即把处理机分配给优先数最高的进程）和时间片轮转调度算法。 每个进程由一个进程控制块（ PCB）表示。进程控制块可以包含如下信息：进程名、优先数、到达时间、需要运行时间、已用CPU时间、进程状态等等。 -design is a process of a total of N line in the process scheduler. Process Scheduling Algorithm : T
simple_design_cpu
- 有是一个简单的cpu设计的开发过程！里面 有代码，和分析，设计过程！献给初学者的！-there is a simple design of the cpu development process! There are codes, and analysis, process design! Dedicated to beginners!
基于51固定电话短信息终端的开发
- 本文给出了一种以80C31为主控CPU的固定电话短信息终端的设计，从系统软硬件两个方面说明了固定电话短信息终端的设计方法和各个部分的工作原理 -This paper proposes a 80C31 CPU for controlling the fixed telephone short message terminal design, system software and hardware from the two showed that the fixed telephone sho
CPU
- 单周期的CPU设计，实现了12条指令,适合正在学习CPU的初学者-the design of signal CPU and achieve 12 instructions.
CPUver2
- 这是一个有关单周期CPU设计的一个参考，里面顶层模块已经写好，而其他模块的内容则是以注释的形式存在，如果要跑这个代码的话，把include的那些代码注释掉然后再将各个模块被注释的代码取消注释即可。- 翻译关闭即时翻译 英语 中文 德语 检测语言 中文(简体) 英语
hard-wired-controllers
- 计算机组成原理课程综合设计 硬连线控制器的常规CPU设计 北京邮电大学-Integrated Principles of Computer Organization course design - conventional hardwired controller CPU design Beijing University of Posts
CPU_Design
- 基于VHDL的CPU的设计，本科课程设计，实现了一个指令集，能计算加减乘。-CPU design VHDL-based undergraduate curriculum design and implementation of a set of instructions, subtraction, multiplication, can be calculated.
cpu
- 简易处理器要求，应用QUARTUS软件和模块化、层次化的设计方法进行设计， 对各模块进行必要的仿真验证。-Simple processor requirements, the application of QUARTUS software and modular, hierarchical design method for design, Simulation and verification are carried out for each module.
cpu666
- 简易CPU设计，包含10条指令，5个模块-Simple CPU design, contains 10 instructions, five modules
OExp11-OwnMCPU
- 浙江大学计算机组成实验课工程代码，多周期CPU设计控制器实现。-Multi-cycle CPU design of the controller.
nibbler
- 一个4位CPU的设计，并且使用数量很少的74系列芯片制作出一个简单的计算机，可以驱动1602液晶屏，蜂鸣器和LED灯。-A 4-bit CPU design, and use a small number of 74 series chips to produce a simple computer, you can drive 1602 LCD screen ， buzzer and LED lights.
m_cycle_mips
- verilog设计的5状态多周期mips -multiple cycle mips CPU design of Verilog
prodesb
- 有是一个简单的cpu设计的开发过程！里面 有代码,和分析-There is a simple CPU design development process.
CPU_Verilog
- 此代码完成了流水线CPU的设计。其中有ALU，控制模块，UART等verilog代码。(This code completes the design of pipelined CPU)
8051-master
- 设计兼容51的指令集的处理器架构 编写兼容51处理器的Verilog代码 仿真 验证测试处理器的功能和性能(The design includes a processor whose instruction set is compatible to the industrial standard 8051 and its FPGA implementation. Through the analysis of instructions, I determine the CPU inte
codes
- Simple CPU design RTL.
sdcc-src-2.9.0.tar
- sdcc是为51等小型嵌入式cpu设计的c语言编译器源码(sdcc to 51 other small-scale embedded cpu design c compiler sourecode)
p6_5
- buaa计算机组成P6程度的ISE源代码。设计思路与课件上的一致，供大家参考，切勿抄袭(BUAA computer makes up P6 degree ISE source code. Design ideas and courseware on the same, for your reference, do not plagiarize)
计算机体系结构实验
- 实现PFGA CPU设计 以及logitsim的文件及编译代码(Implementing PFGA CPU Design)
8Bit_ALU
- logisim设计 实现 加 减 与 或 异或 或非(Logisim design implements add and subtract and or exclusive or no)