搜索资源列表
largeint_multi
- 从文件读入两个很大的整数，做乘法后将结果存入第三个文件。乘数被乘数均可溢出，结果绝对精确。-Reading from the document into two large integers, the result will do multiplication into the third document. Multiplicand multiplier may overflow, the result is absolutely accurate.
multiplier
- 交通灯程序《数字电路EDA入门－VHDL程序实例》---交通灯程序例子,,C-C++
解线性规划的用乘数的单纯形法
- 解线性规划的用乘数的单纯形法-linear programming solution using the multiplier Simplex Method
8bit_multi_pipeline
- 8 bit multiplier with pipeline design, mainly for studying and learning purpose
multiplier
- booth乘法器： 16*16有符号乘法器，Booth编码，简单阵列，Ripple Carry Adder
multiplier
- 8*8乘法器及其测试：采用booth编码的乘法器：1． ultipler_quick_add_4 即4位的并行全加器，在这里主要起了两个作用：第一个是在求部分积单元时，当编码为3x时用来输出部分积；另外一个是在将部分积加起来时，求3到6位时所用到。 2． ultiplier_quick_add_5 即5位的并行全加器，这里用来分别计算积的7到11位和12到16位。 3． ultiplier_unit_4 这个模块是用来实现部分积的，每一个模块实现一个部分积的4位，因此一个部分
16位快速乘法器
- VHDL语言实现的16位快速乘法器-VHDL of 16 rapid Multiplier
multi_vhdl
- 四位乘法器的VHDL源程序-four Multiplier VHDL source
Low_power_Modified_Booth_Multiplier
- 主題 : Low power Modified Booth Multiplier 介紹 : 為了節省乘法器面積、加快速度等等，許多文獻根據乘法器中架構提出改進的方式，而其中在1951年，A. D. Booth教授提出了一種名為radix-2 Booth演算法，演算法原理是在LSB前一個位元補上“0”，再由LSB至MSB以每兩個位元為一個Group，而下一個Group的LSB會與上一個Group的MSB重疊(overlap)，Group中的位元。 Booth編碼表進行編碼(Booth
multiplier
- 求解约束优化问题增广拉格朗日乘子法源程序
radix4_multiplier
- 54x54-bit Radix-4 Multiplier based on Modified Booth Algorithm
custom_mul
- vhdl编写的硬件乘法器-prepared by the VHDL hardware multiplier
The Linux Kernel API
- The Linux Kernel API是学习linux编程必备资料，学会API那么做软件开发就会事半功倍。-The Linux Kernel API is learning linux programming required information, and learn to do it API software development will multiplier.
经典高速乘法器IP
- 乘法器是硬件设计中的很常见也很重要的一个模块，它的VHDL硬件实现很好的解决了软件编程中做乘法速度慢的问题，在实时高速系统应用中或DSP软核或数字信号处理硬件实现算法中，经常能使用到乘法器，所以经典的高速乘法器IP 很有参考价值-Multiplier is a common and important module in hardware designing.Its VHDL addresses the low speed of multiplication in software progra
multiplier
- 在MAXPLUSII下实现BOOTH算法，可以进行任意位K×K的乘法-BOOTH algorthim implemented in the MAXPLUSII environment, which can carry out arbitrary bits multiplication.
嵌入式系统试验报告-乘法器-VHDL语言
- 嵌入式系统的乘法器试验报告 包括源代码 用VHDl语言编写-Embedded System multiplier test report including source code language used VHDl
数字时钟管理器，xilinx公司开发板集成时钟
- 数字时钟管理器，xilinx公司开发板集成时钟，实现分频、倍频等功能。-Digital clock managers, xilinx development board integrated clock divider, multiplier, and other functions.
c17_GF_multiple.rar
- 精通verilog HDL语言编程源码之3--伽罗华域乘法器设计,Proficient in language programming verilog HDL source of 3- Galois field multiplier design
cf.rar
- 乘法器功能 直接实现两个数字信号的相乘～,Multiplier features two digital signal direct implementation of the multiplication ~