CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 资源下载 搜索资源 - oscillator design

搜索资源列表

  1. jtcurran_oscpll_taes2012

    0下载:
  2. Digital GNSS PLL Design Conditioned on Thermal and Oscillator Phase Noise
  3. 所属分类:GPS develop

    • 发布日期:2017-05-07
    • 文件大小:1757192
    • 提供者:小庄
  1. fankuizhendang

    0下载:
  2. 本程序是基于verilog HDL语言设计的反馈震荡电路的程序。其构成的电路叫振荡电路。能将直流电转换为具有一定频率交流电信号输出的电子电路或装置。种类很多,按振荡激励方式可分为自激振荡器、他激振荡器;按电路结构可分为阻容振荡器、电感电容振荡器、晶体振荡器、音叉振荡器等;按输出波形可分为正弦波、方波、锯齿波等振荡器。-This program is a feedback oscillator circuit design based on Verilog HDL language program
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-03
    • 文件大小:90627
    • 提供者:李炳旭
  1. cd4ef1.ZIP

    0下载:
  2. 声表面波气体传感器振荡电路设计Surface acoustic wave chemical gas sensor oscillator circuit design-Surface acoustic wave chemical gas sensor oscillator circuit design
  3. 所属分类:Mathimatics-Numerical algorithms

    • 发布日期:2017-04-04
    • 文件大小:241816
    • 提供者:bei2012
  1. FPGA-based-multi-Divider

    0下载:
  2. 分频器是指使输出信号频率为输入信号频率1/N的电子电路,N是分频系数。在许多电子设备中如电子钟、频率合成器等,需要各种不同频率的信号协同工作,常用的方法是以稳定度高的晶体振荡器为主振源,通过变换得到所需要的各种频率成分,分频器是一种主要变换手段。 本文当中,在分析研究和总结了分频技术的发展趋势的基础上,以实用、可靠、经济等设计原则为目标,介绍了基于FPGA的多种分频器的设计思路和实现方法。本设计采用EDA技术,以硬件描述语言VHDL为系统逻辑描述手段设计文件,在QuartusⅡ工具软件环境下
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-31
    • 文件大小:4696
    • 提供者:吴红梅
  1. Voice-chip

    0下载:
  2. ISD4004 系列工作电压3V,单片录放时间8 至16 分钟,音质好,适用于移动电话及其他便携式电子产品中。芯片采用CMOS 技术,内含振荡器、防混淆滤波器、平滑滤波器、音频放大器、自动静噪及高密度多电平闪烁存贮陈列。芯片设计是基于所有操作必须由微控制器控制,操作命令可通过串行通信接口(SPI 或Microwire)送入。-The ISD4004 series voltage is 3V, the monolithic recording time to 16 minutes, good so
  3. 所属分类:Windows Develop

    • 发布日期:2017-03-30
    • 文件大小:28146
    • 提供者:范阳阳
  1. Code_NCO.zip

    0下载:
  2. 码数控振荡器相位累加器的位数N为32,利用verilog HDL语言在Quartus II 9.1中具体实现了载波和码NCO的设计。,The code numerically controlled oscillator phase accumulator bits N 32 verilog HDL language in the concrete realization of the design of the carrier and code NCO Quartus II 9.1.
  3. 所属分类:GPS develop

    • 发布日期:2017-11-09
    • 文件大小:881
    • 提供者:cc
  1. 1229

    0下载:
  2. 和谐短信问题 对于给定的由 n 个人组成的社团以及社团员间发送短信的信息,设计一个计算最大和谐子社团的算法。 -For a given by n personal associations and community members to send SMS messages, the design of a harmonious community algorithm to calculate the maximum oscillator.
  3. 所属分类:Data structs

    • 发布日期:2017-11-13
    • 文件大小:248421
    • 提供者:wjf
  1. DSP

    0下载:
  2. DSP综合设计实验——用定时器实现数字振荡器,本实验除了学习数字振荡器的 DSP 实现原理外,同时还学习 C54X定时器使用以及中断服务程序编写。另外,在本实验中我们将使用汇编语言和 C 语言分别完成源程序的编写。-DSP design experiments- digital timer oscillator, the experiment in addition to DSP realization of the principle of learning digital oscillato
  3. 所属分类:Project Design

    • 发布日期:2017-11-11
    • 文件大小:516815
    • 提供者:史倩
  1. COMaDLL-2012.11.12-ver0

    0下载:
  2. The development of digital equipment has allowed to go in many areas of the use of analog technology to digital signal processing. Regulation process signal filtering may be performed on the micro-receiving transfer function in digital form and conve
  3. 所属分类:.net

    • 发布日期:2017-11-10
    • 文件大小:21484
    • 提供者:Alexander
  1. ll_clock

    0下载:
  2. 数字电子钟的设计,振荡器产生稳定的高频脉冲信号,作为数字钟的时间基准,然后经过分频器输出标准秒脉冲。秒计数器满60后向分计数器进位,分计数器满60后向小时计数器进位,小时计数器按照“24翻1”规律计数。计数器的输出分别经译码器送显示器显示。计时出现误差时,可以用校时电路校时、校分。- Digital electronic clock design, stable high frequency oscillator generates a pulse signal as a digital c
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-06
    • 文件大小:1504554
    • 提供者:李建国
  1. 530--7--4

    0下载:
  2. 530简单串口通信,包括寄存器设计说明,使用内部晶振-530 simple serial communication, including registers design specifications, using the internal oscillator
  3. 所属分类:Other Embeded program

    • 发布日期:2017-04-16
    • 文件大小:54548
    • 提供者:张立娟
  1. 04938803DS18B20pDS1320pLCD12864

    0下载:
  2. 基于12864制作的多功能太阳能热水器设计 硬件:AT89S52单片机,晶振为12MHz,KS0108驱动的128*64液晶,SPI总线的DS1302时钟,1-WIRE温度传感器DS18B20 -Based on 12,864 solar water heaters produced multifunctional hardware design: AT89S52 microcontroller, crystal oscillator is 12MHz, KS0108 128* 64 LCD d
  3. 所属分类:Other Embeded program

    • 发布日期:2017-04-02
    • 文件大小:11663
    • 提供者:柴进
  1. lab4_timer

    1下载:
  2. 设计和实现一个数字振荡器,采样频率为40kHz,输出正弦信号的频率为2kHz-Design and implementation of a digital oscillator, the sampling frequency is 40kHz, the output signal frequency of 2kHz sine
  3. 所属分类:Other systems

    • 发布日期:2015-06-04
    • 文件大小:991232
    • 提供者:ghdg
  1. shuzihechengqi

    0下载:
  2. 熟悉锁相式数字频率合成器的电路组成与工作原理和设计。参考资料:设计VCO压控振荡器。-Familiar with digital phase-locked frequency synthesizer circuit and working principle and design. References: voltage-controlled oscillator VCO design.
  3. 所属分类:其他小程序

    • 发布日期:2015-06-25
    • 文件大小:286587
    • 提供者:Sang
  1. BPSK

    0下载:
  2. 此调频接收机的设计可以分成调谐回路、高频放大、混频、本机振荡、中频放大、鉴频、低频功放等几个部分。-This design can be divided into the FM receiver tuning circuit, high frequency amplification, mixing, local oscillator, IF amplification, frequency, low frequency amplifier and other sections.
  3. 所属分类:CSharp

    • 发布日期:2017-04-11
    • 文件大小:798
    • 提供者:姚宇
  1. Responder

    0下载:
  2. 摘要:单片机具有稳定可靠、 体积小、 价格低廉等特点,成为设计智能化仪器仪表的首选微控制器,因此本次设计我们采用了AT89C52芯片,此款单片机可以使用软件对其进行在线编程,其灵活性和可靠性都相对提高。本设计中的电子钟的核心是AT89S51单片机,其内部带有4KB在线可编程Flash存储器的单片机,无须外扩程序存储器,硬件电路主要由四部分构成:时钟电路,复位电路,键盘以及显示电路。系统时钟电路采用的晶振的频率为12MHz,定时计数个数为5000,定时器采用的是定时器0工作在方式1定时,用于实现时
  3. 所属分类:Other Embeded program

    • 发布日期:2017-04-05
    • 文件大小:122936
    • 提供者:香花
  1. The-Phase-Locked-Demodulation-

    0下载:
  2. 利用Altera公司推出的FPGA开发工具DSP Builder,对锁相解调算法中的主要部件:数控振荡器(NCO)、计算反正切的CORDIC模块和FIR低通滤波器进行了单独设计和仿真,最终完成了锁相解调系统的整体设计。-Designed and simulated major components of phase-locking Demodulation Algorithm independently, including: Number Controlled Oscillator(NCO)、
  3. 所属分类:Project Design

    • 发布日期:2017-05-11
    • 文件大小:2209353
    • 提供者:张强
  1. 51-minimum-system

    0下载:
  2. 51单片机最小系统设计,包括基本外围电路,如:电源电路、晶振电路、复位电路等。-51 MCU minimum system design, including the basic circuit, such as: the power supply circuit, oscillator circuit, reset circuit, etc..
  3. 所属分类:Project Design

    • 发布日期:2017-04-29
    • 文件大小:89089
    • 提供者:黄叶
  1. HX711-Arduino-test

    0下载:
  2. hx7-HX711 using the technology of the sea core technology integrated circuit, is a high precision electronic scale and design of 24 bit A/D converter chip. Compared with the other same types of chip, the chip integrated regulated power supply, on-chi
  3. 所属分类:Driver develop

    • 发布日期:2017-05-13
    • 文件大小:2746394
    • 提供者:唐雷鸣
  1. ADS1115(for-msp430)

    0下载:
  2. ADS1113、ADS1114 和 ADS1115 是具有 16 位分辨率的高精度模数转换器 (ADC),采用超小型的无引线 QFN-10 封装或 MSOP-10 封装。 ADS1113 / 4 / 5 在设计时考虑到了精度、功耗和实现的简易性。 ADS1113 / 4 / 5 具有一个板上基准和振荡器。 数据通过一个 I2C 兼容型串行接口进行传输;可以选择 4 个 I2C 从地址。 ADS1113 / 4 / 5 采用 2.0V 至 5.5V 的单工作电源。本压缩包是基于msp430的ADS
  3. 所属分类:SCM

    • 发布日期:2017-04-26
    • 文件大小:25554
    • 提供者:黄培更
« 1 2 3 45 »
搜珍网 www.dssz.com