搜索资源列表
mdct.tar
- 这是06年4月刚刚完成的程序，从opencore.org下载而来。用vhdl语言描写，以及matlab仿真，testbench，以及在xinlinx上的综合。 The MDCT core is two dimensional discrete cosine transform implementation designed for use in compression systems like JPEG. Architecture is based on parallel distribut
driver_for_dm9000a
- driver for dm9000a test
LMS_filter
- verilog HDL 写的LMS滤波器-LMS filter using verilog HDL language
TLC549
- verilog TLC549AD采样程序 ，速度200K，在LED和数码管上显-verilog TLC549AD sampling procedures, the speed of 200K, in the LED and digital tube significantly
aqz
- a：闲置不用GW48 EDA/SOC系统时，关闭电源，拔下电源插头！！！ b：EDA软件安装方法可参见光盘中相应目录中的中文README.TXT；详细使用方法可参阅本书或《EDA技术实用教程》、或《VHDL实用教程》中的相关章节。 c：在实验中，当选中某种模式后，要按一下右侧的复位键，以使系统进入该结构模式工作。 d：换目标芯片时要特别注意，不要插反或插错，也不要带电插拔，确信插对后才能开电源。其它接口都可带电插拔（当适配板上的10芯座处于左上角时，为正确位置）。 e
traffic
- Verilog HDL语言设计的交通灯设计-Verilog HDL language designed traffic light design
vh2sc
- 将VHDL转换为C的软件 将VHDL转换为C的软件-VH2SC is a free basic VHDL to SystemC converter. The converter handles a small subset of Synthesisable VHDL 87/93 language constructs. The current version translates all VHDL IEEE types to sc_int/sc_uint/integers and boole
DSP_h264_VariableBlockSize
- 這是用verilog HDL實現H.264可變block大小的源碼。為了使其能在FPGA上運作，還加入了我自己的改善。-A verilog HDL code for H.264 with variable block size and my own improvement.
LED.dot.matrix.display
- LED点阵显示器 利用LP-2900实验仪Altera模块上的PLD器件，编写VHDL程序，设计一个扫描控制电路，在H区的8*8型LED点阵上实现点阵的逐点显示，扫描显示的顺序是光点从左上角像素点开始，终止于右下角像素点，然后周而复始地重复运行下去。扫描全部区域大概所需时间为13s。-LED dot matrix display
nova_latest.tar
- VERILOG source code of a H.264 baseline decoder.
X-HDL
- 一款可以在verilog和VHDL之间互换的工具，经测试，暂无bug-A verilog and VHDL can be exchanged between the tools, tested, no bug
Cabad
- MPEG-4/AVC - H.264 CABAC decoder written in VHDL and synthesis on a Virtex 5
h.264
- 包含h.264的包括帧内、帧间、变换编码、熵编码的vhdl源程序-Contains the vhdl source h.264 frame, frame, transform coding, entropy coding
H.264-VHDL
- h.264的VHDL编码，附带文档，绝对有用-h.264 the VHDL code, the documentation that came with absolutely useful
A-UNIFIED-TRANSFORM-ARCHITECTURE-FOR-H.264-VIDEO-
- A UNIFIED TRANSFORM ARCHITECTURE FOR H.264 VIDEO CODEC VHDL IMPLEMENTATION
h265enc_v1.0
- 用vhdl语言编写的h.265编码器，可用于xilinx或altera的fpga(h.265 encoder written by vhdl. It can be download to xilinx or altera's fpga)
CPU
- 简单的CPU设计,使用VHDL 和 quartus ii 设计的cpu(a simply cpu design, vhdl quartus ii ,dsg gs h srh rsh rsh srjh srh)
chu_ip_drv
- It contains the C driver (.c and .h) files of IP cores in Parts III and Part IV. Since the driver files are not integrated with HAL, the corresponding files must be manually copied to the software application project directory when a core is used i
汽车转速eda VHDL语言
- 设计一个汽车速度表。车轮每转一圈会产生一个脉冲，每个脉冲代表1米的距离，根据单位时间的脉冲数可推算出汽车的速度。 要求：（1）模拟产生车轮运转产生的脉冲信号并对其计数，用按键选择脉冲信号的不同频率； （2）每隔10秒读取一次脉冲计数器，并据此计算车速； （3）用数码管显示车速，单位Km/h； （4）给出超速警告。