CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 资源下载 搜索资源 - vhdl ip

搜索资源列表

  1. 8051IP

    0下载:
  2. 8051的IP,采用VHDL语言描述,支持intel的HEX格式,包括中断,定时器等.-8051 IP, the use of VHDL language descr iption, support intel s HEX format, including the interruption, such as timers.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-06
    • 文件大小:1022027
    • 提供者:
  1. I2C

    0下载:
  2. 详细描述了I2C的技术规范 版本号为2.1 是采用VHDL编写I2C的IP核的一本不错的参考资料-A detailed descr iption of the I2C specification version 2.1 is the use of VHDL for the preparation of the IP core I2C a good reference
  3. 所属分类:Other systems

    • 发布日期:2017-03-28
    • 文件大小:283992
    • 提供者:zyq
  1. firewire

    0下载:
  2. IP CORE .VERY GOOD AS A STUDY FILE-IP CORE. VERY GOOD AS A STUDY FILE
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-31
    • 文件大小:105628
    • 提供者:lijun
  1. can.tar

    0下载:
  2. can控制器IP核,verilog语言描述实现。含测试例-can controller IP core, verilog language described realize. Containing the test cases
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-06
    • 文件大小:53901
    • 提供者:yu
  1. 15Altera_IP

    1下载:
  2. 里面包含15个altera的IP核的源代码,包括I2C,UART,VGA_SYN-Which contains 15 nuclear altera the IP source code, including I2C, UART, VGA_SYN
  3. 所属分类:software engineering

    • 发布日期:2017-04-29
    • 文件大小:49664
    • 提供者:hhl
  1. USBipcore

    1下载:
  2. usb1.1 ip核,使用verilog编写-usb1.1 ip nuclear, prepared using the Verilog
  3. 所属分类:USB develop

    • 发布日期:2017-04-23
    • 文件大小:156192
    • 提供者:liu
  1. AVR_Core8F.tar

    0下载:
  2. AVR IP core writen in VHDL. It is beta version, working even with AVR studio
  3. 所属分类:SCM

    • 发布日期:2017-04-16
    • 文件大小:58297
    • 提供者:eldis
  1. components

    0下载:
  2. USART coded in VHDL. It is writted in 5 files. I am uploading the files in order.
  3. 所属分类:Other systems

    • 发布日期:2017-04-07
    • 文件大小:928
    • 提供者:Somasekhar
  1. bluetooth.tar

    0下载:
  2. 蓝牙的一个ip RTL 核,不知道对大家有没有用?谢谢。-this is an IP core of blutooth.
  3. 所属分类:Communication-Mobile

    • 发布日期:2017-04-14
    • 文件大小:4851
    • 提供者:杨力
  1. can

    0下载:
  2. 基于Verilog HDL 的一个CAN总线IP核。-Based on Verilog HDL a CAN bus IP core.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-25
    • 文件大小:88836
    • 提供者:戴求淼
  1. mc8051_design

    0下载:
  2. This is version 1.5 of the MC8051 IP core.
  3. 所属分类:ARM-PowerPC-ColdFire-MIPS

    • 发布日期:2017-04-17
    • 文件大小:422044
    • 提供者:Bill Guan
  1. DES_IP

    0下载:
  2. 有效的改进3-DES算法的执行速度,采用了多级流水线技术,设计了一种高速的硬件结构,使得原来需要48个时钟周期才能完成的运算,现在只需要一个时钟周期就可以完成。另外通过增加输入/输出的控制信号。使得该IP可以方便的集成到SOC中,大大缩短了SOC的设计周期。-Effective 3-DES algorithm to improve the implementation of speed, multi-stage pipeline technology, designed a high-speed
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-04
    • 文件大小:23417
    • 提供者:charity
  1. studyFFTcore

    2下载:
  2. 调用FPGA的IP核实现FFT运算,在xilinx的vertex4sx55FPGA的实现-Call FPGA implementation of the IP core FFT computation, in the Xilinx implementation of the vertex4sx55FPGA
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-03
    • 文件大小:1287614
    • 提供者:徐成发
  1. niosII_cyclone_1c20

    0下载:
  2. IIR、F FT各模块程序设计例程,可做为IP使用,初学者很有用-IIR, FIR, FFT modular design of the routines can be used as IP use, useful for beginners
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-16
    • 文件大小:70822
    • 提供者:石林
  1. TheResearchAndIPDesignOfSMBusBasedSmartBattery

    0下载:
  2. 本文研究了SMBus 规范,介绍了典型的基于片上系统(SoC)设计的知识产权核(IP)实现,采用自顶向下 (Top-down)的集成电路设计方法完成了设计,并架构了基于总线功能模型(BFM)的验证平台 完成功能仿真,顺利完成了逻辑综合和时序仿真。FPGA 验证和投片后测试均表明设计具有 良好的性能。-This paper studies the SMBus specification, based on the introduction of the typical system
  3. 所属分类:Communication

    • 发布日期:2017-04-17
    • 文件大小:256126
    • 提供者:caorui
  1. I2C

    0下载:
  2. IIC通信协议IP核,描述IIC协议在FPGA上的实现-IIC communications protocol IP core
  3. 所属分类:Other systems

    • 发布日期:2017-04-09
    • 文件大小:448191
    • 提供者:shigengxin
  1. fifo-interface

    0下载:
  2. fifo(1-6:1):using ip-code and rd wd interface-fifo:using ip-code and rd wd interface
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-12
    • 文件大小:1468
    • 提供者:sunbaoyu
  1. usb

    0下载:
  2. USBHostSlave is a USB 1.1 host and Device IP core. – Supports full speed (12Mbps) and low speed (1.5Mbps) operation. – USB Device has four endpoints, each with their own independent FIFO. – Supports the four types of USB data transfer control,
  3. 所属分类:USB develop

    • 发布日期:2017-03-29
    • 文件大小:6559
    • 提供者:polito
  1. FPGA_8008

    0下载:
  2. pci pci转local bus总线的应用,使用IPcore alter器件-pci pci convert local bus application,use alter IP core
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-24
    • 文件大小:493187
    • 提供者:robincyh
  1. DW8051_ALL

    4下载:
  2. 包中包括, DW8051完整的Verilog HDL代码 两本手册: DesignWare Library DW8051 MacroCell, Datasheet DesignWare DW8051 MacroCell Databook 三篇51论文: 基于IP 核的PSTN 短消息终端SoC 软硬件协同设计 Embedded TCP/ IP Chip Based on DW8051 Core 以8051为核的SOC中的万年历的设计 -DW8051 is desi
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2014-09-20
    • 文件大小:1587754
    • 提供者:myfingerhurt
« 1 2 3 4 56 7 8 9 10 ... 18 »
搜珍网 www.dssz.com