CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 资源下载 源码下载 搜索资源 - 报时 VHDL

搜索资源列表

  1. digitalclock

    0下载:
  2. 数字钟的VHDL设计 具有整点报时、闹钟等功能 -VHDL design of digital clock the whole point timekeeping, alarm clock and other functions
  3. 所属分类:Windows Kernel

    • 发布日期:2017-04-01
    • 文件大小:13482
    • 提供者:小涛
  1. digitclock

    0下载:
  2. 用vhdl实现的数字钟,具有整点报时,调时功能。-Implemented using vhdl digital clock, with the whole point timekeeping, transfer-time functionality.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-01
    • 文件大小:190715
    • 提供者:王瑞
  1. VHDLforclock

    0下载:
  2. 用VHDL编写电子时钟芯片,具有整点报时,闹钟,秒表功能,调时可按十分与个位分别调时-The preparation of electronic clock chip with VHDL, with the whole point timekeeping, alarm clock, stopwatch function, can be transferred when the transfer is with a bit difference when the
  3. 所属分类:Other windows programs

    • 发布日期:2017-05-17
    • 文件大小:4539324
    • 提供者:林寒
  1. VHDLdigitalclocktimer.

    0下载:
  2. 用VHDL语言编写的数字钟程序,可以实现计时功能,且具有整点报时功能,能够实现时、分、秒的十进制显示。-With VHDL language,it can realize the function of digital clock timer.
  3. 所属分类:source in ebook

    • 发布日期:2017-04-13
    • 文件大小:2909
    • 提供者:yanzi
  1. DigitalClock

    0下载:
  2. 该数字钟,采用VHDL语言编写,具有即时,跑表,调时,调分,闹铃等功能,另外还可以增加一些功能,例如正点报时等-The digital clock, using VHDL language, with real-time, PaoBiao, adjustable, adjustable, alarm functions, also can add some functions, such as punctual
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-10
    • 文件大小:1327395
    • 提供者:fushibin
  1. digital_clock1

    0下载:
  2. 多功能数字钟 vhdl 具有报时功能-digital clock
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-08
    • 文件大小:424919
    • 提供者:pfc
  1. clock

    0下载:
  2. 用VHDL编写的电子钟,可以显示时间,调节时,分,秒;有整点报时功能。-Prepared using VHDL clock can display time, adjust hours, minutes, seconds a whole hour.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-17
    • 文件大小:22590
    • 提供者:
  1. clock

    0下载:
  2. 数字钟,用VHDL 编写。具有计时,校时(调分调时),报时功能-Digital clock, written with VHDL. With time, school time (when the tone on tones), timekeeping function
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-07
    • 文件大小:192542
    • 提供者:xiaoyu
  1. shuziluji

    1下载:
  2. 纯VHDL文件 拥有闹铃 整点报时 日历 使用方法(打开文件shizhong.gdf文件编译即可(本人使用maxplus-Pure VHDL files have calendar alarm whole hour to use (you can open the file shizhong.gdf file compilation (I use maxplus))
  3. 所属分类:VHDL编程

    • 发布日期:2014-03-18
    • 文件大小:590641
    • 提供者:虫子
  1. DigitalClockBasedonVHDL

    0下载:
  2. 基于VHDL编写的数字钟,可以设置时间、闹钟,实现报时等功能。-Written in VHDL-based digital clock, can set time, alarm clock, to achieve timekeeping functions.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-08
    • 文件大小:1758074
    • 提供者:陈慕繁
  1. mclock

    0下载:
  2. 用VHDL编写的带闹钟报时功能的数字钟 ,现代数字系统设计作业。 采用文本图形混合输入,在maxplus2 10.0运行通过-Written by VHDL figures with alarm chime clock, modern digital system design work. Graphics mixed with text input, run by the maxplus2 10.0
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-03
    • 文件大小:333839
    • 提供者:yan
  1. shuzizhong

    0下载:
  2. 基于VHDL的数字钟,可以整点报时和校准时间-VHDL CPLD
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-26
    • 文件大小:431458
    • 提供者:hu
  1. clock1

    0下载:
  2. 本程序用VHDL编写数字钟,具有定点报时,手动调整时间等功能,能下载到板子上显示时间。-This program written by VHDL digital clock, with a fixed broadcast, manually adjust the time and other functions, can be downloaded to display the time on the board.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-02
    • 文件大小:435703
    • 提供者:zhangshuanglu
  1. clock

    0下载:
  2. 数字中的vhdl程序,功能包括正点报时,定时和倒计时功能,并可以发出声音。-Number of vhdl program features include punctual timekeeping, timing and countdown function, and can sound.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-08
    • 文件大小:3707
    • 提供者:jak
  1. clock

    0下载:
  2. 用VHDL实现多功能数字钟 闹铃 计时 动显 报时等-VHDL realization of multi-functional digital clock with alarm timer was timekeeping and other fixed
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-17
    • 文件大小:445779
    • 提供者:顾利琳
  1. vhdlclock

    0下载:
  2. 数字钟的实现,包括报时,校时,清零,闹钟等功能,内附源文件电路图跟源代码。-This is a digital clock to achieve the VHDL. Using eight digital tube display!- Adjustable alarm can be school.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-24
    • 文件大小:92335
    • 提供者:linpy
  1. sy6

    0下载:
  2. 数字时钟,整点报时,有校分校时功能,底层用VHDL,顶层原理图-Digital clock, the whole point of time, when a school campus functions, the bottom with VHDL, top-level schematic
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-14
    • 文件大小:4368
    • 提供者:1111
  1. VHDL_clock

    0下载:
  2. VHDL电子钟,课程设计,时间可调,有闹钟,大小月,闰年,整点报时-a clock which is write in VHDL language
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-01
    • 文件大小:39795
    • 提供者:王宇
  1. DC

    0下载:
  2. 基于VHDL的数字时钟,包含设置时间,闹钟,以及整点报时的功能。设置时间和闹钟时数码管闪烁。-Based on VHDL digital clocks, including setting time, alarm clock, and the function of the time on the hour. Set a time when the alarm clock and digital tube twinkle.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-10
    • 文件大小:1265750
    • 提供者:miffy
  1. time

    1下载:
  2. fpga万年历 vhdl语言 能实现现实时分秒年月日 及闰年判断 整点报时-every second when the fpga calendar VHDL language can achieve real date and leap year to judge the whole point of time
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-14
    • 文件大小:4074088
    • 提供者:孙龙飞
« 1 2 3 45 »
搜珍网 www.dssz.com